TW200919676A - Packaging substrate structure having capacitor embedded therein and method for manufacturing the same - Google Patents

Description

200919676 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種嵌埋電容元件之封裝基板結構及其 製法，尤指一種解決薄基板（thin core)不易加工問題之嵌埋 5 電容元件之封裝基板結構及其製法。 【先前技術】 隨著電子產業的蓬勃發展，電子產品亦逐漸邁入具有 多功能、高性能之發展趨勢。為滿足半導體封裝件高積集 10 度（integration)及微型化（miniaturizati〇n)的封裝需求，以供 更多主被動元件及線路載接，半導體封裝基板亦逐漸由雙 層演變成多層（multi-layer)，俾在有限的空間下運用層間連 接技術（intedayei· connection)以擴大半導體封裝基板上可 供利用的線路佈局面積，藉此配合高線路密度之積體電路 15 (imegrated Circuit)需要，降低封裝基板的厚度，以在相同 基板單位體積中容納更多數量的線路及電子元件。然而， U +導體裝置積集化之同時，封裝構造之接腳數目亦隨著增 加’常由於才妾腳數目與線路佈設之增多，I致雜訊亦隨之 增大。因此，通常於半導體封裝結構中增加被動元件，如 20 =阻70件、電容材料與電感元件，以消除雜訊或作電性補 償與穩定電路，藉此使得所封裝之半導體晶片能符合所需 之電性特性。 、A符合半導體封裝件輕薄短小之發展趨勢，在習知方 法令’係利用表面黏著技術（Surface Mount Technology; 200919676 SMT)」將該多數被動元件整合至基板表面上如此則限制 了電合…線路佈局空間的靈活性，亦不利於封裝體積的縮 小 。 >基於上述問題’近來有許多研究係利用壓合的方式， 將高介電材料壓合於銅層間並製作線路以形成電容元件。 如圖1所示，係為―習知利用壓合方式形成電容元件的結構 剖視圖。其主要提供—内層電路板1〇，其係具有一内層線 路層1卜其包括下電極板lu。一高介電材料層12係形成於 ^内層線路層11上，接著再於該高介電材料層η表面形成 一外層線路層13，其包括上電極板13卜因此藉由該上、下 電極板U1，131及夹於其中之部份該高介電材料層12而作為 -電容元件17。再經由一導電通孔14而導通該内層線路層 11及4外層線路層13。接著，再繼續進行後續的製程以形 15 20 :一防蟬層15’此防焊層15係具有複數開孔m而顯露出部 刀之s亥外層線路層13以作為一連接墊132。 然而’此種方法有數點缺失：其一為該 陶《充材_的含量較高，致流動性不佳，當内層線路 層增厚士該南介電材料厚度降低時，在線路層中之空隙所

填入之高介電材料报交i 士 I 會有孔隙（void)產生或發生凹陷 的現象’其二’該高介電材料由於含膠量低 線路層接合之可靠度不佳；最後，由於該高介電材料= 在在小於3 〇 μηι，且益斑链姑& ^ 材料層…八#以強化其結構’於該高介電 支撐而碎裂。故V:成線路層後，容易因其兩表面無銅羯 月”L問題實為現今業界所急須解決的課題。 25 200919676 【發明内容】 馨於上賴點’本發明之主要目的係在提供—種嵌埋 電:兀件，封裝基板結構，俾能避免高介電材料容易產生 ?严:：之問題’並改善高介電材料與線路層接合之可靠度， 且能解決高介電材料加工過程容易碎裂之問題。 - 為達成上述目的，本發明提供一種嵌埋電容元件之封 裝基板結構，包括：二電容設置層，該二電容設置層係分 Ο 15 別由一高介電材料層及配置於其兩相對表面之第一線路層 賴成，且第一線路層分別具有複數電極板及線路；—黏 者層’係配置於該二電容設置層之間’以黏合該二電容設 置層’俾成為一核心板結構，且該黏著層係填滿第一線路 層令之空隙；以及複數導電通孔，係貫穿該二電容設置層 及該黏著層’且各別電性連接該些電容設置層之該些線 路’其中’每1容設置層兩側之該些電極板係平 以形成電容元件。 〜 上述結構中，該些電容設置層復包括複數導電盲孔， 以電性連接該些電容設置層兩相對表面之該些線路。而該 d電材料層係為高分子材料、陶竞材料、陶竟粉末填充 之咼分子或其類似物之混合物所構成。 另外，上述之封裝基板結構復包括二增層結構，係分 別配置於該核心板結構之兩相對表面，該二增層結構分別 具有至少-介電層、一疊置於該介電層上之第二線路層及 複數導電盲孔’且最外面之第二線路層具有複數電性連接 整’又該些導電盲孔係各別電性連接至該核心板結構表面 20 200919676 之第一線路層。此外M复包括-防焊層，係配置於該二增 層結構表面’並具有複數開孔以顯露該二增層結構之該些 電性連接墊。 — 本發明另提供一種嵌拽雷六-灿&丄 、 . 裡肷埋電各兀件之封裝基板結構之製 法’包括.提供二電容設置層’該二電容設置層係分別由 一高介電材料層及配置於其兩相對表面之金屬層所組成； 圖案化該些電容設置層一表面之該金屬層，以形成一第一 線路層，係具有複數電極板及線路；於該些電容設置層之

10 15 間壓合-黏著層’以黏接該些電容設置層，俾形成一核心 板結構，且姉著層係、填滿該第—線路層中之空隙；以及 於該核心板結構兩相對表面之金屬層分別形成—第一線路 層，及形成複數貫穿該些電容設置層及該黏著層之導電通 孔’其中該些導電通孔係各別f性連㈣些電容設置層間 之該些線路’及該核心板結構兩相對表面之該些線路；其 中’每-電容設置層兩側之該些電極板係平行對應，以形 成電容元件。 上述之製法更可包括提供另一電容設置層，其相對兩 表面各形成有一第一線路屬，且該電容設置層係爽置於該 二電容設置層之間，並藉由壓合一黏著層，以與該二電容 2〇 設置層黏接，俾形成一核心板結構。 上述之製法復包括於該些電容設置層中形成複數導電 盲孔，以各別電性連接該些電容設置層兩相對表面之第一 線路層。 200919676 上述之製法復包括分別於該核心板結構之兩相對表面 形成一增層結構，該增層結構具有至少—介電層、 於^亥介電層上之第二線路層及複數導電盲孔，且最外面之 路層具有複數電性連接墊，又該些導電盲孔係各別 電性連接至難"板結構表面之該些線路。此外，復包括 =增§層f構表面形成—防焊層’並於該防焊層形成複數 開孔以顯路該增層結構之該些電性連接墊。 Ο 15 本發明利用黏著層填滿高介電材料層表面線路層 =隙’可避免高介電材料容易產生孔隙之問題，並改呈古 介電材料與線路層接合之可靠度，且能解決高介電材二 工過程容易碎裂之問題。 【實施方式】 以下係藉由特定的具體實施例說明本發明之 式’熟習此技藝之人士可由本說明書所揭示之内容也 了解本發明之其他優點與功效。本發明亦可藉由其他 的具體實施例加以施行或應用，本說明書 ，同 可基於不同觀點與應用，在不恃離本：田節亦 種修飾與變吏。 ^之精神下進行各 實施例1 結構製法之流 請參考圖2A至圖2F，係為本實施例封裝 程剖示圖。 20 200919676 首先，如圖2A所示，提供二電容設置層21，該二電容 設置層21係分別由一高介電材料層211及配置於其兩相對 表面之金屬層212所組成，換言之，即是利用兩金屬層212 壓合高介電材料層211所形成。該高介電材料層211係為高 5 分子材料、陶瓷材料、陶瓷粉末填充之高分子或其類似物 之混合物所構成，例如可為鈦酸鋇（barium-tianate)、鈦酸錯 錯（lead-zirconate-tianate)、或無定形氫化石炭（amorphous hydrogenated carbon)散佈於黏結劑（binder)中。 而後，如圖2B所示，以微影（曝光及顯影）和蝕刻技術， 10 圖案化該二電容設置層21 —表面之金屬層212，以形成一第 一線路層22，係具有複數電極板221及線路222。 接著，參考圖2C，於該些電容設置層21之間壓合一黏 著層23，以黏接該些電容設置層21，俾形成一核心板結構 20，且黏著層23係填滿第一線路層22中之空隙223。該黏著 15 層23可為感光或非感光有機樹脂，舉例如ABF (Ajinomoto Build-up Film) ' BCB (benzocyclo-buthene) ' LCP (liquid crystal polymer)、PI (poly-imide)、PPE (p〇ly(phenylene ether))、PTFE (poly(tetra-fluoroethylene))、FR4、FR5、BT (bismaleimide triazine)、芳香尼龍（aramide)等，或亦可為混 20 合環氧樹脂與玻璃纖維等材質。 如圖2D-1所示，利用機械鑽孔形成複數貫穿該些電容 設置層21及該黏著層23之通孔24，然後將核心板結構20兩 相對表面之金屬層212分別形成一第一線路層22，並於該些 通孔24形成複數導電通孔26，該些導電通孔26貫穿二電容 200919676 S置層21及黏著層23。據此’導電通孔26係各別電性連接 電容設置層21間之線路222’及該核心板結構2〇兩相對表面 之線路222。並且，每-電容設置層21兩側之該些電極板如 係平行對應’以形成電容元件28。由於形成第一線路層” 5及導電通孔26之技術已為業界所熟知，故不贅述。 除此之外，如圖2D-2及圖2D-3所示’本實施例亦可於 電容設置層21之高介電材料層211上開設有未填滿金屬之 導電盲孔27 (圖2D-2)或填滿金屬之導電盲孔27，（圖 Π 2D_3)，以電性連接電容設置層21相對兩表面之第一線路層 10 22。 曰 如此，便可完成一種嵌埋電容元件之封裝基板結構， 此封裝基板結構包括：二電容設置層21 ’該二電容設置層 21係分別由一高介電材料層211及配置於其兩相對表面之 第一線路層22所組成，且第一線路層22分別具有複數電極 15 板221及線路222; —黏著層23，係配置於二電容設置層以 之間，以黏合二電容設置層21，俾成為一核心板結構2〇， I 且黏著層23係填滿第一線路層22中之空隙223 ;以及複數導 電通孔26，係貫穿二電容設置層21及黏著層23，且各別電 性連接電容設置層21之線路222 ;其中，每一電容設置層21 20 兩側之電極板221係平行對應，以形成電容元件28。 上述製法與結構復可如圖2E所示，分別於核心板結構 20之兩相對表面形成一增層結構29。此增層結構29具有一 介電層295、一疊置於介電層295上之第二線路層296及複數 導電盲孔297。且增層結構29最外面之第二線路層296具有 11 200919676 , 複數電性連接塾298，又導電盲孔297係各別電性連接至核 心板結構20表面之第—線路層22。再如圖邛所示，復於增 層結構29表面形成一防焊層3〇,並於該防焊層％形成複^ 開孔30a以顯露增層結構29之電性連接墊298。 5 實施例2 本實施例封裝結構之製法類似於實施例丨所述之方 法。參考圖3A與3B，不同點在於提供另一電容設置層2ι， f) 此電容設置層21兩相對表面各形成有一第一線路層22。然 10後將此電容設置層21夾置於二電容設置層21間，藉由壓合 一勒著層23 ’使三層電容設置層21相互黏接，俾形成 心板結構20’。其他後續製程則與實施例丨相同。 上述實施例僅係為了方便說明而舉例而已，本發明所 主張之權利範圍自應以申請專利範圍所述為準，而非僅限 15 於上述實施例。 ' 又 【圖式簡單說明】 圖1係習知之壓合式電容元件之電路板結構剖視圖。 圖2A至2F係本發明實施例〗中封裝結構製法之流程剖示圖。 20圖3A至3B係本發明實施例2中核心板結構製法之流程剖"厂、 圖。 〇不 【主要元件符號說明】 〇 内層電路板 π 内層線路層 12 200919676 111 下電極板 13 外層線路層 132 連接墊 15 防焊層 20,205 核心板結構 211 面介電材料層 22 第一線路層 222 線路 23 黏著層 26 導電通孔 29 增層結構 296 第二線路層 298 電性連接墊 12 高介電材料層 131 上電極板 14 導電通孔 151,30a 開孔 21 電容設置層 212 金屬層 221 電極板 223 空隙 24 通孔 17,28 電容元件 295 介電層 27,27，，297 導電盲孔 30 防焊層 13

Claims (1)

1. 200919676 十、申請專利範圍： 1. 一種丧埋電容元件之封裝基板結構，包括： 二電容設置層，該二電容設置層係分別由一高介電材 料層及配置於其兩相對表面之第一線路層所組成，且第一 線路層分別具有複數電極板及線路； 一黏著層，係配置於該二電容設置層之間，以黏合該 ο 10 15 20 一電谷设置層，俾成為一核心板結構，且該黏著層係填滿 第一線路層中之空隙；以及 複數導電通孔，係貫穿該二電容設置層及該黏著層， 且各別電性連接該些電容設置層之該些線路； 其中，每一電容設置層兩側之該些電極板係平行對 應’以形成電容元件。 2.如申請專利範圍第丨項所述之封裝基板結構，立 中，該些電容設置層復包括複數導電盲孔，以電性連接該 些電容設置層兩相對表面之第一線路層。 3·如申請專利範圍第丨項所述之封裝基板結構，復包 括二增層結構’係分別配置於該核心板結構之兩相對表 面’該二增層結構分別具有至少—介電層、—疊置於該介 電層上之第二線路層及複數導電盲孔，且t外面之第二綠 =具有複數電性連接塾，又該些導電盲孔係各別電性連 接至该核心板結構表面之第—線路層。 4.如申請專利範圍第3項所述之封裝基板結 —防焊層’係配置於該：增層，结構表面，並 = 孔以顯露該二增層結構之該些電性連接塾。 复數開 14 200919676 &如申請專利範圍第丨項所述之封裝基板結構，並 中，該馬介電材料層係為高分子材料、陶究材料、陶 末填充之高分子或其類似物之混合物所構成。 " 6θ 一種欲埋電容元件之封裝基板結構之製法，包括： 提供二電容設置層，該二電容設置層係分別由—高介 電材料層及配置於其兩相對表面之金屬層所組成； 圖案化該些電容設置層一表面之該金屬層，以形成— 第一線路層，係具有複數電極板及線路； η 10 15 20 於該些電容設置層之間壓合一黏著層，以黏接該些電 容設置層’俾形成—核心板結構，且該黏著層係填滿該第 一線路層中之空隙；以及 於該核心板結構兩相對表面之金屬層分別形成—第一 線路層，及形成複數貫穿該些電容設置層及該黏著層之導 電通孔，丨中該些導電通孔係各別電性連接該些電容設置 層間之該些線路’及該核心板結構兩相對表面之該些線路； 其中，每一電容設置層兩側之該㉟電極板係平行對 應，以形成電容元件。 7·如申請專利範圍第6項所述之製法，復包括提供另 -電容設置層’其兩相對表面各形成有一第一線路層，且 該電容設置層係夾置於該二電容設置層之間，並藉由壓合 -黏著層’以與該二電容設置層黏接，俾形成—核心板二 構。 。 8.如申請專利範圍第㈣所述之製法，復包括於該些 電容設置層中形成複數導電盲孔’以各別電性連接該些電 15 200919676 容設置層兩相對表面之第一線路層。 9.如申請專利範圍第6項所述之 該核心板結構之兩相對表面形成一拗 ^匕括刀別於 1 t爲 穿扭 9層尨構，該增層結構 . 該介電層上之第二線路層及 複數導電盲孔，且最外面之第二線 執，7+植兩— 艮路層具有複數電性連接 墊又該些導電盲孔係各別電性連接 之第一線路層。 $接至该核心板結構表面 f't 10 ^如巾請專利範圍第9項所述之製法，復包括於該增 ==成一防焊層，並於該防焊層形成複數開孔以 ，，，具露忒增層結構之該些電性連接墊。 Ο 16