TW200913149A - Fabricating method of semiconductor device - Google Patents

Description

200913149 〜vw / -va60 24478twf.doc/n 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種半導體元件的製造方法，且特別 是有關於製財雜為簡林繁複、且縣易成長與缺陷 少之半導體基底的製造方法與半導體元件的製造方法。 【先前技術】 在積體電路元件的發展過程中，藉由縮小元件的尺寸 可達到向速操作和低耗電量的目的。然而，由於目前縮小 元件尺寸的技術遭受到製程技術瓶頸、成本昂貴等因素的 限制，所以需發展其他不同於縮小元件的技術，以改善元 件的驅動電流。 目前，業界提出一種在電晶體的通道區利用應變 (strain)控制的方式，來克服元件縮小化的極限。此方法例 如是’在形成電晶體元件之前，於砍基底上依序形成一層 蟲晶層以及一層石夕覆蓋層（Si cap layer)。其中，石夕覆蓋層係 作為電晶體元件的通道區’而形成於石夕覆蓋層下方之蟲晶 層則可使通道區產生應變’以增加電子或電洞的遷移率 (mobility) ’進而提高元件的驅動電流。承上述，利用應變 控制方式增加元件效能的結構，即可稱為應變轉移結構 (strain transfer structure，STS)，對 N 型電晶體(NMOS)而 言’通道區下方之蠢晶層可例如是石夕錯(SiGe)層，其可使 通道區產生拉伸應變而提高電子的遷移率；對p型電晶體 (PMOS)而言，蟲晶層可例如是碳石夕(SiC)層，其可使通道 區產生壓縮應變而提高電洞的遷移率。 200913149 vm^u-^uu/-vi〇0 24478twf.doc/n 另外’在上述之應變轉移結構中，亦可進一步利用层 晶材料來製作電晶體元件的源極/汲極(S/D)區，以更加^ 加電子或電洞的遷移率，以及提高元件的效能。舉例來說: 對N型電晶體而言，可使用sic材料作為源極/汲極區；對 P型電晶體而言，可使用SiGe材料作為源極/汲極區。 雖然，利用應變轉移結構技術可提高電晶體的驅動電 流，但是在製作方法上仍然存在有一些問題。目前，應變 Q 轉移結構中之磊晶層與梦覆蓋層（通道區）的形成方法是， 使用選擇性磊晶成長(selective epitaxial gr〇wth，SEG)製 私’於矽基底上形成磊晶層，然後再進行沈積製程，於磊 晶層上形成矽覆蓋層。然而，上述之使用選擇性磊晶成長 製私的製作方式較為複雜，且難度高，特別是對pM〇s而 吕，以選擇性磊晶成長製程所形成之Sic層，會存在缺陷 多且不易成長等問題，而使得元件的可靠度(reliabmty)降 低，且會影響元件的驅動電流而降低元件效能的均一性 (uniformity)。 〇 【發明内容】 有鑑於此’本發明的目的就是在提供半導體基底的製 造方法與半導體元件的製造方法，能夠簡化製程步驟，以 及解決習知膜層存在缺陷多且不易成長等問題，並同時可 使載子遷移率提高以改善元件的效能。 本發明提出一種半導體基底的製造方法，其例如是， 先^供一基底，而鄰近基底表面之基底中具有預形成一通 道區的區域。然後，進行一離子植入製程，以於通道區下 200913149 〇ινι^〇-^υυ 24478twf.d〇c/n f之基展中形成-非晶⑪層。接著，進行—熱處理製程， 使非晶石夕層再結晶而形成一蟲晶材料層，以增加在靠近基 底表面之通道區域中的—應力。 土 .依照本發明的實施例戶斤述半導體基底的製造方法，上 述之離子獻製_如是預先料化植入製程。 、依照本發明的實施例所述半導體基底的製造方法，上 述之熱處理製程例如是一回火製程。承上述，熱處理事程 〇 $溫度介於働〜_°C之間，其處理時間介於1()秒^ 2 小時之間。 依照本發明的實施例所述半導體基底的製造方法，上 述=半導體基底可適用於P型金氧半導體電晶體，而應力 為壓縮應力。承上述’離子植入製程中所使用之推質為碳 離子，其所植入之劑量介於1014〜10IW2之間，而推質 的能量介於1〜10keV之間。 、 依照本發明的實施例所述半導體基底的製造方法，上 ◎ 34之半導縣底可適麟3^型錢半導體電晶體，而應力 為拉伸應力。承上述，離子植入製程中所使用之摻質為鍺 離子，其所植入之劑量介於l〇is〜5xl〇16cm-2之間，而摻 質的能量介於10〜40keV之間。 々 本發明另提出一種半導體元件的製造方法，豆例如 是、，先提供一基底，而鄰近基底表面之基底中具有預形成 —通道區的區域。然後，進行—離子植入製程，以於通道 =下方之基底中形成一非晶矽層。接著，進行一熱處理製 私，使非晶矽層再結晶而形成—第一磊晶材料層，以增加 200913149 UMCD-2t)O7-OJ60 24478iwf.doc/n 在通道區域中的一應力。之後，依序於基底上形成〜閘極 結構、於閘極結構側壁形成一間隙壁以及於閘極結構兩側 之基底中形成一源極/汲極區。其中，閘極結構包括__閘 介電層與一閘極導體層。 F 5 依照本發明的實施例所述半導體元件的製造方法，上 述之離子植入製程例如是預先非晶化植入製程。 依照本發明的實施例所述半導體元件的製造方法， 〇 述之熱處理製程例如是一回火製程。承上述，熱處理製^ 的溫度介於400〜900°c之間，其處理時間介於1〇秒王 小時之間。 乂 2 依照本發明的實施例所述半導體元件的製造方法， 述^半導體基底可適用於P型金氧半導體電晶體，而應力 為壓縮應力。承上述，離子植入製程令所使用之摻= 離子’其所植入之劑量介於l〇i4〜10i6cm-2之間，而携^ 的能量介於1〜10keV之間。 '貝 依照本發明的實施例所述半導體元件的製造方法，上 ’ 述之半導體基底可適用於N型金氧半導體電晶體，而應力 為拉伸應力。承上述，離子植入製程中所使用之摻質為鍺 離子，其所植入之劑量介於1〇丨5〜5xl0i6cm-2之間，、而捧 質的能量介於10〜40keV之間。 ’ 依照本發明的實施例所述半導體元件的製造方法，上 述之源極/汲極區例如是形成於基底中之一摻雜區，以及形 成於摻雜區上方之一第二磊晶材料層所組成。若半導體^ 件為P型金氧半導體電晶體，則第二磊晶材料層為矽= 200913149 kj I 24478twf.doc/n 層，而若半導體元件為n型金氧半導體電晶體，則第二蟲 晶材料層為碳碎層。 依照本發明的實施例所述半導體元件的製造方法，上 述之源極級極區為形成於基底巾之―第二以材料層。若 半$拉元件為P型金氧半導體電晶體，則第三蟲晶材料層 為石夕鍺層’而若半導體元件為N縣氧半導體電晶體，則 第二磊晶材料層為碳矽層。 、依照本發明的實施例所述半導體元件的製造方法，上 述在半導體元件形成之後’更包括於閘極結構上與二源極/ 及極區上形成-魏金屬層。上述之雜金屬層的材質為一 耐熱金屬魏物，而雜金屬為選自於鎳、鎢、姑、欽、翻 與鉑所組成之族群。 Ο 依照本發明的實施例所述半導體元件的製造方法，更 包括形成-應力層’㈣應性地覆蓋住半導體元件與基 底。上逑之應力層的材質例如是氮彳㈣或氧化⑦。在一奋 施例中’還可對應力層進行—摻雜步驟或1火步驟，以 調整應力層之應力值。若半導體元件為Μ錢半導 ，體，則應力層為壓縮應力層，*若半導體元件㈣型金 氧半導體電晶體，則應力層為拉伸應力層。 剌Γΐ所述，本發3肢赠顿人製雜鱗理製程替 代驾t而利用SEG製程之方法。因此，本發明之方法，不 僅可藉由基底巾之蠢晶材料層來增加在通道區域中 力’而達到使載子遷移率提高進而改善元件的效能之= 的。而且’與習知需利用SEG製程之方法相比，製程較為 200913149 UMUU-zuu/-ui〇0 24478twf.doc/n 簡單且步驟不繁複’亦不會有習知的SiC層缺陷多且不易 成長等問題。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉實施例，並配合所附圖式，作詳細說明如 下。 【實施方式】 圖1至圖5為依照本發明一實施例所續示之半導體元 件的製造方法之流程剖面示意圖。在本實施例中，是以半 導體兀件為P型金氧半導體電晶體(PM0S)為例做說明。 首先’請參照圖1 ’提供一基底1〇〇，基底1〇〇中已 形成有隔離結構101 ’而鄰近基底1〇〇表面之基底10〇中 具有預形成一通道區的區域102。隔離結構101可例如是 淺溝渠隔離結構或其他合適之隔離結構。基底1〇〇例如是 整體矽(bulk-Si)基底’或者是絕緣層上有半導體(s〇I)基 底。而絕緣層上有半導體之基底例如是由下往上堆疊的基 板、絕緣層與半導體層所組成’其中基板的材質例如是矽， 例#是氧切’半導體層的材狀選自於石夕 (Si)、磊晶矽(epi-si)、鍺(Ge)、矽鍺合金與矽碳合金所組成 之族群。 a接著，對基底100進行一離子植入製程104，其例如 (Pre-amorphization implant 5 PAI) > 以對基底loo的石夕晶格產生破壞而於區域l〇2下方之基底 1〇〇中形成-非晶秒層⑽。在本實施例中，離子植入製程 104所使用之衫質為碳離子，所植入之劑量介於川14〜 200913149 w〜以一…24478twf.doc/n 1016cm·2之間，而掺質的能量介於i〜1〇keV之間。另外， 離子植入製程104於基底1〇〇中所造成的摻質濃度，是由 基底100表面往下遞增。 在一實施例中，於進行離子植入製程104之前，可形 成一層犧牲層（未繪示），覆蓋基底10〇£3此犧牲層可用以保 護基底100，避免離子植入製程104對基底1〇〇的表面造 成損傷。承上述，犧牲層的材質例如是氧化矽，其形成方 法例如是熱氧化法。而且，在完成離子植入製程1〇4之後， 可移除此犧牲層。 然後，請簽照圖2，進行一熱處理製程1〇6 ,其例如 是回火製程，使非晶矽層103再結晶而形成一磊晶材料層 108 ’以增加在通道區域1〇2中的一應力。其中，熱處理製 程106的溫度介於4〇〇〜9〇〇°C之間，而其處理時間介於 10秒至2小時之間。在本實施例中，磊晶材料層1〇8為碳 矽(SiC)層，其可增加在通道區域1〇2中的壓縮應力。 在另一實施例中，若半導體元件為N型金氧半導體電 ’晶體(NMOS)，則離子植入製程1〇4所使用之摻質為鍺離 子，所植入之劑量介於1〇i5〜5xl〇i6cm-2之間，而摻質的 能.篁介於10〜40keV之間。而且，磊晶材料層1〇8為矽鍺 (SiGe)層，其可增加在通道區域1〇2中的拉伸應力。 制特別要說明的是，本發明是以離子植入製程與熱處理 於基底中形成遙晶材料層，以增加在通道區域中的 應力，使載子遷移率提高，進而改善元件的效能。習知的 方法則是’利用選擇性磊晶成長（selective epitaxial 11 200913149 厶\_/u / JL υ0 24478twf.doc/n growth，SEG)製程於基底上形成磊晶材料層，然後再於此 磊晶材料層上，以沈積方式額外形成—層矽層，以作為通 道區。因此，本發明之方法，與習知需利用SEG製程來形 成遙晶材料層之方法相比，製程較為簡單且步驟不繁複， 而且亦不會有習知的SiC層缺陷多且不易成長等問題。 另外，在其他實施例中，於完成熱處理製程1〇6之後， 還可利用例如是選擇性磊晶成長製程，於基底1〇〇上形成 ) 頂蓋層（caplayerX未繪示）。此頂蓋層可與通道區域1〇2同 時作為元件的通道層（channel layer)。 在完成具有可提高載子遷移率與改善元件效能的半 導體基底讀，接著可_進行半導體元件之其他 製作步驟。 一繼之，請參照圖3,於基底1〇〇上依序形成—介電層（未 !會不)與一導體層（未緣示）。然後，進行圖案化，定義導體 層與介電層，而形成閘極導體層11%與閘極介 ^乍為間極結構m。其中，間極導體層聰的才;質例如 疋摻雜多晶石夕、金屬或其他合適之導體材料。閘極介電層 a的材貝例如疋氧化石夕、氮化石夕或氮氧化石夕’其還可例 如是高介電常數的介電層材料，例如氧化紹(ai2〇3)、氧化 釔(丫2〇3)、鍅氧化矽(ZrSix〇y)、給氧化矽洱巧1 、三 化二鑭(La2〇3)、二氧化鍅(Zr〇2)、二氧化铪(Hf〇2)、I 化二钽(Ta205)、氧化鐯(Pr2〇3)或二氧化欽(Ti〇2)。 然後^於閘極結構ln側壁形成間隙壁114。間隙壁 U4可例如是由偏移間隙壁(〇ffset 與氮化矽間 12 200913149 .....60 24478twf.doc/n 隙壁112b所組成。偏移間隙壁m 氣切、氧化顿化梦、氧化爾化上：疋= :::=:。、氧化錢蝴胸/氣蝴氧切或其

隨後，請參照® 4A與圖4B，於閘極結構⑴兩側之 土氐100中幵>成一源極/汲極區116。如圖4A所示，二 極/沒極區U6的形成方法例如是，崎—離子植入製=',、 以於間極結構1U兩側之基底中形成摻雜區心。王之 後三於摻雜區115a形成後，接著形成磊晶材料層辺％以 覆蓋摻雜區115a。其中，摻雜區H5a與蟲晶材料層U5b 即作為源極/沒極區116 ’也就是所謂的升起聽極/汲極 source/drain)。在本實施例中，磊晶材料層^“列 如疋碳石夕層。另外，如圖4B所示，源極/沒極區116還可 7如是形成於基底100中的磊晶材料層，其形成方法例如 疋，移除間隙壁106兩側之部分基底1 〇〇以形成溝槽 (trench)117，然後再於溝槽117中形成磊晶材料層。在本 貫施例中，此磊晶材料層例如是矽鍺層。在另一實施例中， 若半導體元件為N型金氧半導體電晶體(NM〇s)，則圖4A 之磊晶材料層115b與圖4B之磊晶材料層（源極/汲極區116) 分別為矽鍺層與碳矽層。 上述，利用蟲晶材料來製作半導體元件的源極/汲極區 的方式，可進一步增加載子遷移率以及提高元件的效能。 隨後’可於閘極結構111頂部以及源極/汲極區116表 面形成一金屬矽化物層（未繪示），用以降低元件的阻值。 13 200913149 ;〇 24478twf.doc/n 石夕化金屬相如糾熱金屬魏物，射耐熱金相如 於鎳、鎢、鈷、鈦、鉬與鉑所組成之族群。 接著，請參照圖5，在完成半導體元件 力層，整個基底⑽，以更加=件 、-/電/巩與效此。在此實施例令，是以於圖4B之纟士構 ^形^應力層為例做說明。應力層118的材f例如是^化 Ο :材例如是低壓化學氣相沈積法。應力層⑽ H ί 另外，還可對應力層 仃一摻雜步驟或—回火步驟，以調整其應力值。對 =力層118進行一摻雜步驟可降低其應力值，而對 二步驟可增加其應力值。在本實施财 ^ 堅縮應力層。在一實施例中，若半導體元件為 =型金氧半導體電晶體_〇s)，則應力層⑽為拉伸應力 增°

L 式半ΐ:卜元ΓΓ提的是’本發明之方法亦可應用於互補 , t ’例如互補式錢半導體電晶體(CMOS)， 域之技術人員依照上述實施例所教示及本領域 基t知識’即可得出其製造方法，因此不再贅述。 ，'VT、上所述，本發明之方法，不僅可藉由基底中之石曰 增:在通道區域中的應力，使載子遷移率提； = 效而且’與習知需利用SEG製程之方 〆 衣权車父為簡單且步驟不繁 層缺陷多且不易成長等問題後亦、不會以知的SlC 雖然本發明已以較佳實施例揭露如上，然其並非用以 14 200913149 60 24478twf.doc/n 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1至圖5為依照本發明一實施例所繪示之半導體元 件的製造方法之流程剖面示意圖。 【主要元件符號說明】 100 .基底 Γ、 101 :隔離結構 102 :通道區 103 :非晶矽層 104 :離子植入製程 106 :熱處理製程 108、115b :磊晶材料層 110a :閘極介電層 110b :閘極導體層 U m :閘極結構 112a :偏移間隙壁 112b :氮化矽間隙壁 114 :間隙壁 115a :摻雜區 116 :源極/没極區 117 :溝槽 118 :應力層 15

Claims (1)

1. 200913149 60 24478twf.doc/n •、申請專利範圍： 種半導體基底的製造方法，包括·· 基底’鄰近該基底表面之該基底中具有預形成 通道區的區域； 進離子植人製程’崎該通舰下方之該基底中 形成—非晶矽層；以及 曰熱處理製程，使該非晶韻再結“形成一蠢 曰曰材料層，以增加在該通道區域中的一應力。 如申請專利範圍第1項所述之半導縣底的製造方 -、中。亥離子植入製程包括一預先非晶化植入製程。 =如申料鄉圍第1躺述之半導縣底的製造方 法，其中該熱處理製程包括一回火製程。 4.如申請專鄕圍第丨項所述之半導體基底的製造方 法，其中該熱處理製程的溫度介於400〜900。〇之間。 Ο 、、，5.如巾料利範目第丨項所狀半導體基底的製造方 法’其中該熱處理製程的處理時間介於1〇秒至2小時之間。 、、，6·如申請專利範圍第1項所述之半導體基底的製造方 法，其巾辭導餘底可適麟p型錢半㈣電晶體， 而該應力為壓縮應力。 、7·如申睛專利範圍第6項所述之半導體基底的製造方 法’其中該離子植入製程中所使用之摻質為碳離子。 、8.如申凊專利範圍第6項所述之半導體基底的製造方 法’其中該離子植入製程所植入之劑量介於1014〜10i6cm-2 之間。 16 200913149 24478twf.doc/n =申請專利範圍第6項所述之半導體基底的製造方 法，，、_該離子植入製程之摻質的能量介於ι〜服 間。 ,1〇.如㈣專觀㈣1項所述之半導縣底的製造 =法/、中該半‘體基底可適用於N型金氧半導體電晶 體，而該應力為拉伸應力。 、11·如專她㈣10項所述之半導縣底的製造

   方法’其中該離子植人製程中所使狀摻料鍺離子。 、1Z如申請專利範圍第1〇項所述之半導體基底的製造 方:会’其中該離子植入製程所植入之劑量介於1〇 1016cm~2 之間。 〕 、13·如申料職圍第1()顧叙半導録底的製造 方法’其中該離子植人製程之摻質的能量介於1()〜‘以 之間。 H.—種半導體元件的製造方法，包括：

   、提供一基底，鄰近該基底表面之該基底中具有預形成 通道區的區域； 進打-離子植入製程，以於該通道區下方之 形成一非晶矽層； 進行一熱處理製程，使該非晶;5夕層再結晶而形成—第 一磊晶材料層，以增加在該通道區域中的一應力；以及 ,依序於邊基底上形成一閘極結構、於該閘極結構側璧 形成一間隙壁以及於該閘極結構兩側之該基底中形成二源 極/汲極區，其中該閘極結構包括—閘極介電層與一閘^導 17 200913149 SO 24478twf.doc/n 體層。 15. 如申請專利範圍第14項所述之半導體元件的製造 方法，其中該離子植入製程包括一預先非晶化植入製程。 16. 如申請專利範圍第14項所述之半導體元件的製造 方法，其中該熱處理製程包括一回火製程。 17. 如申請專利範圍第14項所述之半導體元件的製造 方法，其中該熱處理製程的溫度介於400〜900°C之間。 18. 如申請專利範圍第14項所述之半導體元件的製造 f' 1 方法，其中該熱處理製程的處理時間介於10秒至2小時之 間。 19. 如申請專利範圍第14項所述之半導體元件的製造 方法，其中該半導體基底可適用於P型金氧半導體電晶 體，而該應力為壓縮應力。 20. 如申請專利範圍第19項所述之半導體元件的製造 方法，其中該離子植入製程中所使用之摻質為碳離子，而 該第一磊晶材料層為碳矽層。 U 21.如申請專利範圍第19項所述之半導體元件的製造 方法，其中該離子植入製程所植入之劑量介於1014〜 1016cm—2 之間。 22. 如申請專利範圍第19項所述之半導體元件的製造 方法，其中該離子植入製程之摻質的能量介於1〜10keV 之間。 23. 如申請專利範圍第14項所述之半導體元件的製造 方法，其中該半導體基底可適用於N型金氧半導體電晶 18 200913149 ----- »0 2447Btwf.doc/n 體，而該應力為拉伸應力。 24·如巾請專利範圍第23項所述之半導體元件 m!該離子植入製程中所使用之摻質為鍺離子: 。亥弟一遙日日材料層為石夕錯層 如申請專利範圍第23項所述之半導體元件的制 方法，其中該離子植入製程所植入之劑量介於1〇!5衣 l〇16cm·2之間 、 〜

   、26.如中請翻範圍第23項所述之半導體元件的製造 方法，其中該離子植入製程之摻質的能量介於10〜40keV 之間。 27·如申請專利範圍第14項所述之半導體元件的製造 方法，其中每一該些源極/汲極區包括形成於該基底中之一 摻雜區，以及形成於該摻雜區上方之一第二磊晶材料層。 28·如申請專利範圍第27項所述之半導體元件的製造 ，法，其中該半導體元件為P型金氧半導體電晶體，則該 第二磊晶材料層為矽鍺層，而該半導體元件為N型金氧半 導體電晶體，則該第二磊晶材料層為碳矽層。 29. 如申请專利範圍第μ項所述之半導體元件的製造 方法’其中每一該些源極/汲極區為形成於該基底中之一第 二蟲晶材料層。 30. 如申請專利範圍第29項所述之半導體元件的製造 方法’其中該半導體元件為P型金氧半導體電晶體，則該 第二蟲晶材料層為矽鍺層，而該半導體元件為N型金氧半 導體電晶體，則該第二磊晶材料層為碳矽層。 19 200913149 50 24478twf.doc/n 31-如申請專利範圍第14項所述之半導體元件的製造 方法’其中在該半導體元件形成之後’更包括於該閘極结 構上與該些二源極/汲極區上形成一矽化金屬層。 32.如申請專利範圍第31項所述之半導體元件的製造 方法’其中該矽化金屬層的材質為一耐熱金屬矽化物，而該 耐熱金屬為選自於錄、鎢、銘、鈦、鉬與鉑所組成之族群。 33·如申請專利範圍第14項所述之半導體元件的製造 方法，更包括形成一應力層，以順應性地覆蓋住該半導體 元件與該基底。 34. 如申請專利範圍第33項所述之半導體元件的製造 方法，其中該應力層的材質包括氮化矽或氧化矽。 35. 如申請專利範圍第33項所述之半導體元件的製造 方法，更包括對該應力層進行一接雜步驟或一回火步驟， 以調整該應力層之應力值。 、、36_如申請專利範圍第33項所述之半導體元件的製造 ^ ’其中該半導體元件為P型金氧半導體電晶體，則該 》α力層為壓縮應力層’而該半導體元件為N録氧半導艘 電晶體，則該應力層為拉伸應力層。 20