TW200910599A - Method for manufacturing pixel structure - Google Patents
Method for manufacturing pixel structure Download PDFInfo
- Publication number
- TW200910599A TW200910599A TW096130855A TW96130855A TW200910599A TW 200910599 A TW200910599 A TW 200910599A TW 096130855 A TW096130855 A TW 096130855A TW 96130855 A TW96130855 A TW 96130855A TW 200910599 A TW200910599 A TW 200910599A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- protective layer
- mask
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
200910599 ^857twf.doc/n 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種晝素結構的製作方法,且特別是 有關於一種使用雷射剝離製程(laser ablation process)來製 作半導體層之晝素結構的製作方法。 【先前技術】 顯示器為人與資訊的溝通界面,目前以平面顯示器為 主要發展之趨勢。平面顯示器主要有以下幾種:有機電激 电光顯示為(organic electroluminescence display)、電漿顯示 器(plasma display panel)以及薄膜電晶體液晶顯示器等 (thin film transistor liquid crystal display)。其中,又以薄膜 電晶體液晶顯示器的應用最為廣泛。一般而言,薄膜電晶 體液晶顯示器主要由薄膜電晶體陣列基板伸出 transistor array substrate)、彩色濾光陣列基板(c·仙沉 substrate)和液晶層山_ crystal layer)所構成。其中 電晶體陣列基板包括多條掃描線(_ Hnes)、多停資料線 (data lines)以及多個陣列排列的晝素結構(細丨 且各 個晝素結構分別與對應之掃描線及資料線電性連接。 止圖认〜圖1G為習知晝素結構之製作方法示意圖。首 先,凊夢照圖1A,提供—基板1〇,並藉 一 f絲板1G场成—閘㈣。接著,請參照圖; 板0上形成-閘介電層3〇以覆蓋住間極2〇。缺後,这二 照圖’藉㈣二觀罩製程介電層%上形成二二 200910599 於閘極20上方之通道層40。一般而言,通道層4〇 所 為非晶石夕(amorphous silicon)。之後,請參照圖id #貝 第二道光罩製程於通道層40的部分區域以及閘介带居+
的部分區域上形成一源極50以及一汲極6〇。Α θ 3G 田圃ID可
知’源極50與汲極60分別由通道層4〇的兩侧延伸至 電層30上,並將通道層4〇的部分區域暴露。接著,二二 照圖1E,於基板10上形成一保護層7〇以覆蓋間絕= 30、通道層40、源極50以及汲極6〇。然後,請參照 曰, 藉由第四道光罩製程將紐層70 ®案化,以於保護声% 中形成一接觸孔H。由圖1F可知,保護層7〇中的二^ 孔Η會將汲極60的部分區暴露。之後,請表昭圖, 由第四道光罩製程於保護層7〇上形成一晝素電極8〇,^ 圖1G可知,晝素電極80會透過接觸孔Η與汲極60電性 連接。在晝素電極8G製作完紅後,便完成了晝素 90的製作。 $ 承上述’習知的晝素結構90主要是藉由五道光罩製程 來進打製作’換言之,畫素結構90需採用五個具有不同圖 案,光罩(mask)來進行製作。由於光罩的造價十分昂貴, ^每道^罩製程皆須使用到具有不同圖案之光罩,因此, 右無法鈿減光罩製程的數目,晝素結構90的製造成本將無 法降低。 此外’隨著薄骐電晶體液晶顯示面板的尺寸日益增 加’用來製作_電晶體陣列基板的光罩尺寸亦會隨之增 力而大尺寸的光罩在造價上將更為昂貴,使得晝素結構 6 200910599 auuouvu4 / /^857twf.doc/n 90的製造成本無法有效地降低。 【發明内容】 其適於降低製 本發明關於一種晝素結構的製作方法 作成本。
為具體描述本發明之内容,在此提出—種 ,作方法丄其先提供—基板,並形成1極於基板上。接 者,形成-閘介電層於基板上’以覆朗極。繼之,形成 -半導體層於閘介電層上。織,提供—第—遮罩於半導 體層上方,且第-遮罩暴露出部分之半導體層。接著,使 用雷射經由第-遮罩照射半導體層,以移除第—遮暴 露的部分半導體層,而縣—通道層。之後,形成一源極 以及一汲極於閘極兩側的通道層上,其中閘極、通道層、 源極以及汲極構成一薄膜電晶體。接著,形成一圖案彳曰匕保 護層於薄膜電晶體上,以覆蓋通道層並暴露岐極^秋後 =成一導電層,以覆蓋圖案化保護層與暴露之汲極,並且 藉由圖案化保護層使導電層圖案化,以形 圭 在本發明之晝素結構製作方法中,更 化保護層之後,烘烤圖案化保護層,以使圖案化保護層具 有—蕈狀(mushroom)的頂表面,其中圖案化保護層之簟 狀的了員表面略大於其底表面。 在本發明之晝素結構製作方法中’上述形成閘極的方 ,,在一實施例中例如先形成一第一金屬層於基板上。接 著’再圖案化第一金屬層’以形成閘極。在另一實施例中, 200910599 AU0609047 22857twf.doc/n 形成閘極的方法例如先形成一第一金屬層於基板上 著,提供一第二遮罩於第一金屬層上方,且第1遮罩義, 出部分之第—金屬層。然後’使用雷射經由第二遮罩日^ 第一金屬層,以移除第二遮罩所暴露的部分第一金屬屬、射 在本發明之晝素結構製作方法中,形成源極以及^ 的方法例如為先形成—第二金屬層於通道層與閘, 上’接著’圖案化第二金J層’以形成源極以及没極。肖 在本發明之晝素結構製作方法中,圖案化 形成於部分閘介電層上。 更a匕括 沾·^本^明之晝素結構製作^巾,形成®案化保護層 的方法:在1_巾砂是在軸_電晶體之後,形 成-保€層於閘介電層與薄膜電晶體上。 另—實施例中,形成圖案化保護層的方= 電晶體之後,形成-保護層於閘介電層與薄 一、屯日日—“。接著,提供一第三遮罩於保護層上方,且第 部分的保護耗後’使用雷射經由第三遮 皁,、、、町保邊層,以移除第三遮罩所暴露的部分保護層。 ,本發明之晝素結構製作方法中,形成導電層的方法 匕括藉由濺錢形成一銦錫氧化物層或—銦鋅氧化物層。 在本發明之晝素結構製作方法中,照射於 雷射忐夏例如是介於10至500 mJ/cm2之間。另外,^射 的波長例如是介於100 nm至400 nm之間。 田 X月之畫素結構製作方法中,圖案化保護層之蕈 、、、表面包括圖案化保護層之頂表面略大於其底表面。 200910599 ^uyjovyyjH / ^857twf.doc/n 文包括在形成 私/+奴董素結構衣邛 電極之後,移除圖案化保護層。 在本發明之晝素結構製作方法 的同時形成一下層電玄泰/ ,更包括在形成閘極 時形成一上層電容電極兒复中士源極以及汲極的同 極構成一儲存電容器。'、0电容電極與上層電容電 本發明藉由圖案化保護 同時,即完成導電層之“化,;成導電層的 較於習知之晝素結構製作 ^旦素電極’因此相 光罩的製作成本,卜,在製作;呈步驟並減少 使用的遮罩_之光ΐ=二 驟中所使狀料的造倾為減。胃義離衣私步 舉較饿和賊缺明㈣懂,下文特 牛車乂佳貝_,亚配合所_式,作詳細說明如下。 【實施方式】 差一實施例 咅m圖^^ M為本發明之—種晝素結構的製作方法示 =回5月蒼照圖2A’首先提供一基板2〇〇,基板2〇〇之材 貝例如為玻璃、塑料硬質或軟質材料。接著,形成—閑 =2於基板200上。在本實施例中,更包括在形成閑極 12的同時,形成下層電容電極216。 接著,請參照圖2B,形成一閘介電層22〇於基板2〇〇 上,以覆盍閘極212以及下層電容電極216,其中閘介電 200910599 ^KjKjKjKjy^, z.^857twf.doc/n 層220例如是藉由化學氣相沈積法(chemical v叩〇r deposition, CVD)或其他合適的薄膜沈積技術所形成,而 閘介電層220之材質例如是氧切、氮化發或氮氧化石夕等 介電材料。繼之,形成一半導體層23〇於閘介電層22〇上。 在本實施例中,半導體層23〇之材質例如是非晶矽 (amorphous silicon)或其他半導體材料。 接著請參考圖2C,提供一第—遮罩§1於半導體層23〇 上方,且第一遮罩si暴露出部分之半導體層23〇。接著, 使用雷射L經由第一遮罩S1照射半導體層23〇,以移除第 -遮罩S1所暴露的部分半導體層23G,而形成—通道層 232。洋§之,經雷射L照射後的半導體層會吸收雷 射L的能量而自間介電層22〇表面剝離㈣对㈣,留下被 第一遮罩si遮住的半導體層230而形成一通道層232。具 體而言,用來剝離半導體層230的雷射L之能量例如是^ 於1〇至500 njWu外,雷射L的波長例如是介 於1〇〇 _至4〇〇 nm之間。利用半導體層23〇對特定雷射 吸收剝離,而底下的閘介電層22G卻幾乎不吸收的特性, 可避免傳絲刻製程對底下閘介電層細表面的破壞 ==儲存電容更佳的電荷儲存能力,進而獲得更佳的 鮮員π 口質0 请接著蒼照圖2D ’形成-源極242以及—汲極撕 =極212兩側的通道層232上,其中閑極212、通道層 、源,242以及沒極244構成—薄膜電晶體26〇。此外曰, 在八他實施例中,可先在半導體層23Q (綠示於圖2b)的 200910599 Αυυουνυ^/ zz857twf.doc/n ^形成-歐姆接觸層(未繪示),接著,再藉由一飯刻 衣程移除部分的歐姆接觸層(未奢示)。舉例而言,吾人 可利用離子摻雜(iQn doping)的方式於半導體層23G 示 :圖2B)的表面形成N型摻雜區,以減少通道層说血 ,242之間以及通道層232與没極244之間的接觸阻 匕另外’在本實施财’在形成源極242以及祕冰 ^同%’更包括形成上層電容電極246,如圖2D所示。盆 ί 1. ’下層電容電極216肖上層電容電極2雷 容器C,以維持良好的顯示品質。 苒风储存電 電曰=„2E’形成—圖案化保護層272於薄膜 ^曰體·上’以覆蓋通道層232並暴露出祕24 ί 中’ _化保護層272所形成之 形成於部分閘介電層272上,圖案 成之 ^才質可關如Μ烯酸樹脂、感光性樹鱗有機^ 2 =所組成’也可關如是氧切、氮切錢氧 = ^電材料所組成,而形成圖案化保護層272的方糾二 J藉由光阻塗佈或其他合適的薄膜沈積技術,如化風; 法所形成。接著,請繼續參照圖2£,以圖案化;:目 以及第二金屬層為罩幕’進行— 二: 除部分閘介電層220,朗時暴| ’以私 上的第-金屬層21〇(未_)。㈣極㈣(未緣示) 然後,請參考圖2F,形成一導電> 法例如是藉由賤卿成—銦錫氧化 ^層280的方 乳化物層或一銦鋅氧化物 11 200910599 Λυυουνυ^; ^857twf.doc/n ^者由於作為導電層彻底層之圖案化保護層272具有一 厚度’使得在形成導電層時會形成電性絕緣的二 邛刀‘電層280A與280B。詳言之,設計者可以適當控制 底層圖案化保護層272之厚度,並利用導電層·之薄膜 沈積,程的非等向性特性,使得導電層彻因應底層圖案 化保護層272之厚度落差,形成不連續的二部分導電層 280A與28〇B。-部分導電層28〇A形成於圖案化保護層 272上,而另一部分導電層28〇B則形成於基板2〇〇與汲極 244上。其中,部分與汲極244連接之導電層28〇b則構成 晝素電極282。值得注意的是,不同於習知,本實施例利 用圖案化保護層272的設計,於形成導電層28〇時同步圖 案化,而完成晝素電極282製作,因此本發明可以減少一 道光罩製程,並降低製程的複雜度。 一身又而5,在形成晝素電極282之後,更可以將圖案 化保護層272移除,如圖2G所示。移除圖案化保護層272 的方法例如使用一剝離液於圖案化保護層272與導電層 280之表面,使得圖案化保護層272之底表面因剝離液的 侵入而自薄膜電晶體260表面或閘介電層22〇表面剝離。 此外,上述形成閘極212的方法例如可以使用雷射剝 離製程來進行製作。圖3A〜圖3C為一種形成閘極的雷射 剝離製作方法示意圖。請先參照圖3A,先形成一第一金屬 層210於基板200上。接著參照圖3B,提供一第二遮罩 S2於第一金屬層210上方,且第二遮罩S2暴露出部分之 第一金屬層210。然後,使用雷射L經由第二遮罩S2照射 12 200910599 / ^2857twf.doc/n 第一金屬層210,以移除第二遮罩S2所暴露的部分第一金 屬層210。最後如U 3C所示,剩餘的第一金屬層21〇構成 閘極212以及下層電容電極216。在另—實施例中,形成 閘極2Π的方法也可以是先形成一第一金屬層21〇於基板 22〇上。之後再將第-金屬層別圖案化,以形成閑極犯 以及下層電容電極2!6。第一金屬層训例如是藉由麟 (sputtenng)、蒸鍍(evaporati〇n)或是其他薄膜沈積技術所形 成’而第一金屬層210的圖案化例如是藉由微影钱刻製程 來進行。 此外,® 4A〜4C $-種上述形成源極2似以及没 極244之製作方法示意圖。請先參照圖4八,先形成— 金屬層240於通道層232與閘介電層22〇上。接: 圖4B,'圖案化第二金屬層24〇。詳言之,例如在閉極犯 兩側的通道層232上形成—光阻層25(),並以此光阻層挪 為罩幕進行刻製程,以去除未被姐層祝覆蓋曰之 二金屬層240。移除光阻層25()之後,如圖4c所示了 極212兩側的通道層欲上分別形成源極242以及^ 242。在本實施例中,光阻層25()更包括形成於下層電容電 成Μ ^的間介電層220上,以於進行钱刻製程後,形 成上層電谷祕246 ’使得上層電容電極246與下層带二 電極216構成一儲存電容器C。第二金屬;| 24。之 如為紹(Α1)、峨0)、鈦⑼、鈥⑽)、上述之氮化物二」 化紹(Μ〇Ν)、氮化鈦⑽)、其疊層、上述之合金 虱 導電材料。在本實施例中嘯刻製程例如為進行 13 200910599 / i^.857twf.doc/n 岁ϋ其他實施例中’餘刻製程也可以是乾式 去除光阻層250的製程例如是濕式钱刻製程。另外, ―此外,上述形成®案化保護層272的方 / 成薄膜電晶體260之後,形成—伴9 疋在形 ㈣膜雷日轉湖卜^ 於閘介電層220 ”,専、電曰曰體260上。接者,再圖案化保護層挪 案化保護層270的方法例如是進行一微影姓卿程圖 ===rr5C27r方法為藉由雷射剝離製程來: 離製作方雷射剝 26〇之後,接著如圖5B,於間介電層22〇與薄‘=曰曰= =成I?護Ϊ 270 ’並提供—第三遮罩S3於保護層270 弟二遮罩S3暴露出部分的保護層27〇。妙 =射=由第三遮罩83照射保護層挪以移除第三遮 罩s3所暴路的部分保護層27〇。最後,如圖冗所示,形 成圖案化保護層272。 弟二~貫Ϊ歹11 =6A〜土圖6H為本發明之第二實施例中晝素結構的製 /之不思圖。由於圖6八〜圖6E的步 之圖2A〜圖2E相似,故此處省略其描述。
請參照® 6F,在形成圖案化保護層272之後,烘烤圖 f化保護層272 ’以使圖案化保護層272具有-蕈狀的頂 =面Μ。洪烤後之圖案化保護層272 |呈現圖案化保護層 之頂表面略大於其底表面的圖案,使得圖案化保護層 272之頂表面實#上呈現上述之蕈狀_表面Μ。值得- 14 200910599 /WjyjKJxjyyj*^ / z,z,857twf.d〇c/n 提的是’在實務上必須考量洪烤製程之溫度、加、 加熱時間等製程誤差,因此圖案化保護層2?2之带狀^ 因製程誤差而^生些許的變異,但大致上呈現頂表面从 於其底表面的覃狀圖案,本發明之圖案化保護層奶的頂 表面形狀並不以此為限。 ' 然後,請參考圖6G,形成—導電層28〇,以覆苗圖案 化保護層Μ與暴露之沒極244,而形成導電層^的^ 「 法例如是错由雜形成—㈣氧化物層或-銦鋅氧化物 層。由於Μ化爾層272具有職面略大於其底表面之 覃狀的頂表面Μ,因此在形成導電層時會形成電性絕 緣的二部分導電層280Α與280Β…部分導電層28〇α形 成於圖案化保護層272上,另—部分導電層2議則形成 於基板200以及沒極施上。其中,部分與沒極244連接 之導電層280Β則構成晝素電極挪。值得注意的是,不同 於習知’在本實施例中利用圖案化保護層272之蕈狀頂表 2 Μ的設計,於形成導電層28〇時同步圖案化,而完成晝 r:極Γ二製作,因此可以減少一道光罩製程,並降低製 私的稷雜度。 -般而言’在形成晝素電極282之後,更可以將圖案 =保護層272移除,如圖6H所示。移除圖案化保護層奶 的方法例如使用—剝離液於圖案化保護層奶血導電層 =〇之表面’使得圖案化保護層272之底表面因剝離液^ 知入而自薄膜電晶體260表面或間介電層22〇表面剝離。 基於上述,本發明在畫素電極的製作上,不同於習知 15 200910599 ^857twf, doc/n ,用遏光罩來進仃畫素電極的之製作, 層,以形成晝素電i 化保護層直接圖案化導電 之優點。並且,本發明知具核少製程步驟 社構的制㈣^ 製程,因此本發明所提出之晝素 、、·σ構的衣作方法至少具有下列優點: +本發明提出之晝切構的製作方法,其晝素電極製程 用’故相較於微影製程所使用之高精度光 罩衣权’能降低光罩之製作成本。 製程==結:冗長的光罩 阻剝除等⑽输_紐_。,〜、姓刻、光 中,㈣r晝素電極的修補,以在晝素結構製程 私矛、可此殘留的晝素電極(ΠΌ residue),解決*辛雷 極之間的短路問題,進而增加生產良率。旦素電 ,本發明已啸佳實施例揭露如上,然其並非用以 疋本發明,任何所屬技術領域中具有通常知識者,在不 :離,明之精神和範圍内’當可作些許之更動與潤飾, 為^發明之保護範JU當視後附之申請專利範圍所界定者 圖式簡單說明】 圖1A〜圖1G為習知晝素結構之製作方法示意圖。 16 200910599 γλ. \j \j\j y \j~r / Vtwf.doc/n 圖2A〜圖2G為本發明之一種晝素結構的製作方法示 意圖。 圖3A〜圖3C為一種形成閘極的雷射剝離製作方法示 意圖。 圖4A〜圖4C為一種形成源極以及汲極之製作方法示 意圖。 圖5A〜圖5C為一種形成圖案化保護層的製作方法示 意圖。 圖6A〜圖6H為本發明之另一種晝素結構的製作方法 示意圖。 【主要元件符號說明】 10、200 :基板 20、212 :閘極 30 :第一介電層 40、232 :通道層 50、242 :源極 60、244 :汲極 70 :第二介電層 8 0、282 .晝素電極 90 :晝素結構 210 :第一金屬層 216 :下層電容電極 220 :閘介電層 17 200910599 …,x-2857twf.doc/n 230 :半導體層 240 :第二金屬層 246 :上層電容電極 250 :光阻層 260 :薄膜電晶體 270 :保護層 272 :圖案化保護層 280 :導電層 280A、280B :部分導電層 C :儲存電容器 L :雷射 Η :接觸孔 Μ:簟狀的頂表面 51 :第一遮罩 52 :第二遮罩 53 :第三遮罩 18
Claims (1)
- 200910599 ........—857twf.doc/i 十、申請專利範圍: 1.—種晝素結構的製作方法, 提供一基板·, 形成一閘極於該基板上; 形成-閘介電層於該基板上,以覆蓋 升=成一半導體層於該閘介電層上;μ °提供一第一遮罩於該半導體層上 出部分之該半導體層; 且邊弟一遮罩暴路 使用雷射經由該第一遮罩昭身十 一遮罩所暴露的科半㈣層除該第 中㈣糊上,其 體; 心原極以及该汲極構成一薄膜電晶 形成-圖案化保護層於該薄膜電晶體上,以覆蓋該通道 層亚暴露出該沒極;以及 朽t成層’以覆蓋該圖案化保護層與暴露之該淡 極,亚且猎由·案化保使該導電層_化, —晝素電極。 、、2.如申請專利範圍第1項所述之晝素結構的製作方 ,’更包括在形成該圖案化保護層之後,供烤該圖案化係 護層,以使該圖案化保護層具有一蕈狀的頂表面。” ' 3.如申請專利範圍第2項所述之晝素結構的製作方 法’其中®案化保護層之該蕈狀的頂表面略大於其底表面。 4·如申請專利範圍第1項所述之畫素結構的製作方 19 200910599 ..... ^857twf.doc/n 法’更包括在形成該晝素電極之後,移除該圖案化保護層。 5.如申請專利範圍第i項所述之晝素結構的曰 法,其十形成該間極的方法包括: 、 形成—第一金屬層於該基板上;以及 圖案化該第一金屬層,以形成該閘極。 6·如巾請專鄕圍第丨項所述之晝素結構的製作方 '其中形成該閘極的方法包括: 形成一第一金屬層於該基板上; 钕供一第二遮罩於該第 -金屬層上方’且該第 露出部分之該第一金屬層;以及 第==纟该第二遮罩照射該第—金屬層,以移除該 一遮罩所暴露的部分該第一金屬層。 法,其圍第1項所述之晝素結構的製作方 :、r形成该源極以及該汲極的方法包括: 第:金屬層於該通道層與該閘介電層上;以及 :二由該第—金屬層’以形成該源極以及該汲極。 法,I中鄕圍第1項所述之晝素結構的製作方 二圍第1項所述之畫素结二作方 /、甲形成该圖案化保護層的方法包括· 該間介電層與該薄膜電晶體上;以及 -巡皁泰 法 10·如申請專利範 其中形成該圖案 圍第1韻述之晝素結構的製作方 化保護層的方法包括: 20 :857twf.doc/n 200910599 形成一保護層於該閘介電層與該薄膜電晶體上· 提供一第三遮罩於該保護層上方,且該第三埯’ 部分之該保護層 :以及 I〜 苐 使用雷射經由該第三遮罩照射該保護層,以移 遮罩所暴露的部分該保護層。 、 〆 、n.如申请專利範圍第1項所述之晝素結樽 法,其中形成該導電層的方法包括藉由濺鍍形戍〜k作方 化物層或一銦鋅氧化物層。 麵缚氣 作方 12甘=申請專利範圍第丄項所述之晝素結 法’,、中該雷射的能量介於1〇至5〇〇 mJ/cm2 ^ 13 ·如申过奄 曰1。 法,1中=:^利_第1項所述之晝素結構的^ /邊运射的波長介於i00 nm至400 nm 灰作方 法,更勺1請專利範圍$1項所述之晝素結‘ 在形成$、周在形成該閘極的同時形成-下層電容怎製作方 /、δ亥上層%容電極構成一儲存電容器其中 21
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096130855A TW200910599A (en) | 2007-08-21 | 2007-08-21 | Method for manufacturing pixel structure |
US12/040,914 US20090053861A1 (en) | 2007-08-21 | 2008-03-02 | Method for fabricating pixel structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096130855A TW200910599A (en) | 2007-08-21 | 2007-08-21 | Method for manufacturing pixel structure |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200910599A true TW200910599A (en) | 2009-03-01 |
Family
ID=40382574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096130855A TW200910599A (en) | 2007-08-21 | 2007-08-21 | Method for manufacturing pixel structure |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090053861A1 (zh) |
TW (1) | TW200910599A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103489882A (zh) * | 2013-10-17 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5514618A (en) * | 1995-02-23 | 1996-05-07 | Litel Instruments | Process for manufacture of flat panel liquid crystal display using direct laser etch |
CN1267780C (zh) * | 2002-11-11 | 2006-08-02 | Lg.飞利浦Lcd有限公司 | 用于液晶显示器的阵列基板及其制造方法 |
KR100904270B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
TWI220770B (en) * | 2003-06-11 | 2004-09-01 | Ind Tech Res Inst | Method for forming a conductive layer |
KR101074389B1 (ko) * | 2004-11-05 | 2011-10-17 | 엘지디스플레이 주식회사 | 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법 |
TW200910590A (en) * | 2007-08-24 | 2009-03-01 | Au Optronics Corp | Method for manufacturing pixel structure |
-
2007
- 2007-08-21 TW TW096130855A patent/TW200910599A/zh unknown
-
2008
- 2008-03-02 US US12/040,914 patent/US20090053861A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20090053861A1 (en) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI300251B (en) | Manufacturing method of vertical thin film transistor | |
TW201003924A (en) | Thin film transistor array arrangement, organic light emitting display device having the same, and manufacturing method | |
TWI232556B (en) | Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor | |
WO2016000336A1 (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
TWI294192B (en) | Method for manufacturing an organic light-emitting display (oled) with black matrix | |
TWI331401B (en) | Method for fabricating a pixel structure and the pixel structure | |
TW201225282A (en) | Organic light-emitting display device and method of manufacturing the same | |
TWI297548B (en) | Pixel structure for flat panel display and method for fabricating the same | |
TW201214628A (en) | Flat panel display device and method of manufacturing the same | |
TW201003844A (en) | Method for fabricating thin film transistor array substrate | |
JP2004046087A (ja) | ブラックマトリックスを備えた平板表示装置及びその製造方法 | |
TW201227968A (en) | Thin film transistor and fabricating method thereof | |
JP2009265663A (ja) | 有機発光ディスプレイ装置及びその製造方法 | |
TWI408812B (zh) | 畫素結構的製作方法 | |
TWI343496B (en) | Method for fabricating pixel structure | |
TWI356499B (en) | Method for fabricating pixel structure | |
TW201334082A (zh) | 薄膜電晶體及其製作方法及顯示器 | |
TWI325638B (en) | Method for manufacturing pixel structure | |
TW415109B (en) | Structure and fabrication of thin-film transistor (TFT) array | |
TWI298513B (en) | Method for forming an array substrate | |
TWI352235B (en) | Method for manufacturing pixel structure | |
TWI309089B (en) | Fabrication method of active device array substrate | |
TWI352429B (en) | Method for manufacturing pixel structure | |
US20090258169A1 (en) | Method for manufacturing a patterned metal layer | |
US7811867B2 (en) | Method for manufacturing pixel structure |