TW200903262A - Method and related integrated circuit for dynamically configuring USB endpoint resource - Google Patents

Description

200903262 九、發明說明： 【發明所屬之技術領域】 本發明係提供一種動態配置通用序列匯流排的端點資源之方 法及其相關積體電路，尤指一種根據通用序列匯流排端點的總個 數及各個通用序列匯流排端點的特性來動態配置通用序列匯流排 的端點資源之方法及其相關積體電路。 【先前技術】 通用序列匯流排（Universal Serial Bus，USB)是由七家包括 Compaq、Digital、IBM、英特爾（Intel)、微軟（Micr〇s〇ft)、c 以及北方電訊（NorthernTelecom)等主要的科技業領導者所研發 與規劃出的一種連接介面，其具有易使用、擴充性佳、即插即用 (Plug-and-Play)以及高速等特性。USB是一種非常普遍之電腦 介面連接標準，自1995年發表以來，其運作速度已由起初的 12Mbps發展到今日的480Mbps ’使用者可在各種的電子產品上發 現它的應用。由於傳輸速率較高及隨插即用等優點，市場上具有 通用序列匯流排標準規格介面之產品非常眾多且成為普遍的趨 勢，常見的如滑鼠、鍵盤、讀卡機、數位相機、外接式通用序列 匯流排快閃記憶卡（Flash Memory Card)以及外接式硬碟等。 因應不同的應用，不同的USB產品其所需求的通用序列匯流 排端點（USB Endpoint)的個數與各個通用序列匯流排端點的特 性不盡相同。於某些情況下’通用序列匯流排端點僅需要「傳送」 6 200903262 或者接收」的功月b ’而於其他的情況下，通用序列匯流排端點 則必須同時具備「傳送」與「接收」的功能。 一個僅需要「傳送」或者「接收」功能的通用序列匯流排端點， 只需要-個端點存取單元（Endp〇intAccessUnit)來負責「傳送」 或「接收」資料；而必須_夺能「傳送」與「接收」的通用序列 =流排端點，則需要使用兩個端點存取單元，一個負責「傳送」 資料’另一個負責「接收」資料。若是一積體電路（Integrated

ClrCUlt ’ IC) 能顧麵有的USB顧錢品上，理論上， 所=的通用序列匯流排端點都必須同時具備「傳送」與「接收」 b »月參考第1圖’第j圖為先前技術一通用序列匯流排積體 “路10之。通用序舰流排積體電路1G包含—通用序列 端點資源’其包含况個端點存取單元EAU。—歸(期）， 用、中:兩個端點存取單元係提供給一個通用序列匯流排端點使 例來說’端點存取單元EAU0#EAU1係提供給第一個通用 =匯流排端點EP0使用，而端點存取單元膽2與EAU;係提供 2-個通用序列匯流排端點EP1使用，以此類推。然而，並非 〜Γ通用序列匯流排端點皆須同時具備「傳送」與「接收」功 月厂第I圖所示’第一個通用序列匯流排端點砂〇需同時具備 具備「」與「接收」功能，而通用序列匯流排端點EP丨、EP2只需 功处傳延」功能，通用序列匯流排端點奶只需具備「接收」 的1以此類推。因此’分配給第一個通用序列匯流排端點肌 ’端點存取單元EAU。、EAU1之狀態皆為「使用中」，分配給 200903262 第個通用序列匯流排端點ΕΡι的兩個端點存取單元、 2狀態分別為「使财」與「間置中」，分配給第三個通用2序列匯 流難點Eh的兩個端點存取單元應4、_5之狀態分別為「使 用中」與「間置中」，而分配給第四個通用序列匯流排端點砂 兩個端點麵單元EAU6、EAU7之祕分職「閒置巾」與「使 用中」’以此類推。於本例中，2M個端點存取單元，實際只有_ 個被使用，另外(M-ι)個則間置不用。 由於每個端點存取單元EAU皆會佔用IC面積，太多間置不用 的端點存取單元EAU相當浪費IC的面積，相對地也會增加積體 電路製作的成本。因此，為了降低積體電路製作成本，市面上出 現-些固定獅序顺流排端點f源配置的產品。請參考第2圖， 第2圖為先前技術一通用序列匯流排積體電路20之示意圖。通用 序列匯机排積體電路20包含—顧序順流排端點資源，其包含 (M+υ個端畴取單元EAU。—EAUm，其中每個端點存取單元 係固定提供給某-個序舰流排端點個。舉例來說，除了 第個通用序列匯流排端點Ep〇分配到兩個端點存取單元EAu〇 與EAU】供其使用外’接下來的通用序列匯流排端點既—Ep(Mi) ”分配到-個端畴取單元（依序姐到EAU2—EAUm)供其使 用。於本例中’Μ個通用序列匯流排端點ερ「ερ(μ·ι)僅需要(胁】） 個端點存取單元EAU。—EAUm即可。如此一來，不會有多餘的冗 面積浪費'然而’此種設計方式只能適用於某些特定的應用，益 法適用於全部的USB應用上：舉例而言，於某些應用中，若通用 200903262 序列匯流排端點EP3必須同時具備「傳送」與「接收」功能，則 這顆1C則無法適用在此類應用上。 由於不同的USB產品其所需求的通用序列匯流排端點（ Endpoint)的個數與各個通用序列匯流排端點的特性都不盡相同， 第1圖的設計方法’在通用序列匯流排的端點資源足夠下，可以 滿足所有的顧，缺闕是會浪f IC的面積，增加IC的成本； 第2圖的設計方法’雖财會增加額外的Ic φ積，卻只能使用在 特定的應用，限制了 1C使用的範圍和彈性。 【發明内容】 因此，本發明之主要目的即在於提供一種動態配置通用序列匯 流排的端點資源之方法及其相關積體電路。 、、本發明揭露一種動態配置通用序列匯流排的端點資源之方 法。該方法包含有提供—通用序醜流排端點資源，該通用序列 用資源包含複數個端點存取單元，·偵測並判斷複數個通 =m咖目輯觸__m糊通用序列 si# ? 料用。其中，每一個端點存取單元係用來傳送資 該方法另包含偵測並判斷該通用序列 疋’,、、傳达端點、—接收端點或者一傳送與接收端點。 200903262 本發明揭露-種動態配置朝序寵流排的端點資源之積體 電路。該積體電路包含-通用序舰流购點資源、—偵測 斷單元以及-配置單元。該通用序列匯流排端點資源包含複數個 端點存取單元，每-個端點存取單元來傳送資料或者接收資 料。該_與判斷單元係用來細並判斷複數個通用序列匯流排 端點的總健及各個序舰流剩點轉性。細置單元係 雛於該伽與靖單元，該配置單元餘獅細與判斷單元 所_與觸之絲，來分配賴_魅存取單元給各個通用 序列匯流排端點供其使用。其中，當該顧序列匯流排端點係為 傳送端點時’該配置單元分配一個端點存取單元供該傳送端點 使用；當該通用序列匯流排端點係為—接收端點時，該配置單元 分配-個端點存取單元供該接收端點使用，·以及當該通用序列匯 流，端點係為—傳送與接收端點時，該配置單綠配兩個端點存 取單元供該傳送與接收端點使用。 【實施方式】 明參考第3圖。第3圖為本發明一實施例動態配置通用序列匯 流排的端點魏之流程3〇之示意圖。流程3Q包含以下的步驟： 步驟302:流程開始。 步驟3〇4 .提供-通科龍流排端點資源，該顧序列匯流 排端點資源包含複數個端點存取單元。 306- 200903262 各個通料舰雜端關雜。於該朝序舰流排端點係 一傳送端點時，進行步驟猶；於該通用序·流排端點係為: 收端點時’進行步驟31G ’·以及於該通用序舰流排端點係 送與接收端點時，進行步驟312。 v驟308 · &配—個端點存取單元供該傳送端點使用。 步驟310··分配一個端點存取單元供該接收端點使用。 步驟312··分配兩個端點存取單元供該傳送與接收端點使用。 於步細中，該通用序_排端點資源包含複數個端點存 取早几’其中每一個端點存取單元係用來傳送資料或者接收資 料於步驟306巾，複數個通用序列匯流排端點的總個數及各個 通用序列匯流排端點的特性會一一被偵測，再根據偵測的結果， 於步驟308-312中配置不同特性與不同數目的端點存取單元供其 ，用舉例而言’若是該通用序列匯流排端點係為一傳送端點時、， 則为配-個端點存取單元供該傳送端點使用（步驟細），此時八 配給該傳送端點使用的端點存取單元係用來傳送襲。若是該^ 用序列匯流排端點係為-接收端點時，則分配—個端點存取單元 供=接收端點賴（步驟31〇)，此時分配給該接收端點使用的端 點存取單元_來接收聽。若是該顧相 使用（步驟朗，此時分崎該傳送與接收端點使關兩端點存 取單元之其卜個_來傳送資料，另外_個_來接收資料。 200903262 图。tt考第4圖’第4圖為本發明—實施例積體電路4〇之示竟 二人1路4G用Ί現動態配置通用序列匯流排的端點資t 八包與判斷單元44、—配置單元46 — 原 排端點資源。該通用相_繼^、^人 ^序列匯流 源包含N個翻存取單元 「AU(N_n，每—個端畴取單元係絲魏資料或者接收 貝^偵顺躺單元& _來_並觸概個顧序列匯流 排端點的總健及各個通科舰流排端關特性。配置單元^ 係耗接於偵測與判斷單以4與該序顺流排端點資源，用以 根^_與靖單元44所_及輯之結果，來分_個端點存 取單兀EAU〇 - EAU (Ν-ι κ給各個通用序列匯流排端點供其使用。於 本實施例，為動態配置通用序列匯流排的端點資源前的狀離，Ν 個端點存取單元腳〇—飾_尚待配置，其狀態皆為「閒置 中|〇 睛參考第5圖。第5圖為本發明一實施例積體電路％之示意 圖。積體電路50用以實現動態配置通用序列匯流排的端點資源; 其包含一偵測與判斷單元54、一配置單元56以及一通用序列匯流 排端點資源。第5圖與第4圖的各個裝置之位置與功能皆相同， 於此不再贅述。該通用序列匯流排端點資源包含Ν個端點存取單 元EAU〇—EAU (Ν_ί〉’而於本實施例中，總共有μ個通用序列匯流 排端點ΕΡ〇—ΕΡ^-ρ，其中第一個通用序列匯流排端點Ερ〇係為一 傳送與接收端點’通用序列匯流排端點ΕΡ〗、ΕΡ2各為一傳送端點， 而通用序列匯流排端點ΕΡ3係為一接收端點，以此類推。因此， 12 200903262 配置單元56會分配兩個端點存取單元从〜以^給帛一個通用 序列匯流排端點EP〇供其使用，配置單元56會分別分配一個端點 存取單元EAU2、EAU3給通用序列匯流排端點Ep〗、Ep2供其使用， 配置單元56會分配-個端點存取單元MR給通用序列匯流排端 點Eh供其使用，依此類推。透過偵測與判斷單元％的侧以及 配置單元56的配置，總共有M個通用序列匯流排端點Ep〇_Ep (m-ι”需要提供(M+1)個端點存取單元eau〇__EAUm供其使用， 另外(N-m)個端點存取單元eau_—EAU(n i)則閒置不用。其 中’偵測與觸單元54其侧與顺的資料來源絲自積體電路 50之外部。 清參考第6圖。第6圖為本發明一實施例積體電路6〇之示意 圖。積體電路60贱實現祕配置顧序舰賴_點資源^ 其架構與对她㈣4 ®之麵祕40，她於第5圖， 不同之處在於積體電路60通用序列匯流排端點阳係為一傳送與 接收端點’而非一接收端‘點。因此，配置單元％會分配兩個端點 存取單tlEAU4、EAU5給通用序列匯流排端點EI>3供其使用，而 非^配-個端點存取單元。透過伽彳期斷單元64的彳貞測以及配 置單元66的配置，總共個通用序列匯流排端點矾―Ερ(Μ_ι)， 需要提供(M+2)個端點存取單元EAU〇_EAU_供其使用，另外 (N-M-2)個端點存取單元eau(m+『EAIVi)則閒置不用。由第$ 圖和第6圖例子得知’即使通用序列匯流排端點的特性不同，透 過我們提㈣設計方式，__體電路—樣可以使用在不同的 13 200903262 應用上。雜意’細彳與判斷單元 來自積體電路60之外部。 64其偵測與判斷的資料來源係 m 考第7圖。第7圖為本發明—實施例積體電路70之示意 ==電路70㈣實現_喊通料舰流獅端點資源， 2構與運作方式相似於第4圖之積體電路4G，不同之處在於積 體電路7G總共有_個賴序列匯流排端點矾-ΕΡ(Ν·2)，其 *通用序列匯流排端點ΕΡ。係為-傳送與接收端點，通用 序列匯流排端點EP1係為一傳送端點，而通用序列匯流排端點ΕΡ2、 ΕΡ3各為一接收端點，以此類推。因此，配置單元騎分配兩個 端點存取單元與、戦給第—個_序舰讀端點趴供 其使用，配置單元76會分配一_點存取單元細2給通用序列 匯流排端點阳供其使用，配置單元76會各分配一個端點存取單 兀EAU3、EAU4分別給通用序列匯流排端點ΕΙ>2、Εί>3供其使用， 依此類推。透過偵測與判斷單元74的偵測以及配置單元76的配 置’雖然總共有（Ν-1)個通用序列匯流排端點Ερ〇—Ερ(Ν_2)，但 只需要提供Ν個端點存取單元細『咖_供其使用。本例 為通用序列匯流排端點資源包含Ν個端點存取單元，可支援通用 序列匯流排端點個數最多的情形。 請參考第8圖。第8圖為本發明一實施例積體電路8〇之示竟 圖。積體電路80用以實現動態配置通用序列匯流排的端點資源， 其架構與運作方式相似於第4圖之積體電路40，不同之處在於積 14 200903262 共有⑽）個通用序列匯流排端Ep(灿， 供:個翻序舰流排端點皆為—傳送與接收端點（需同時具 、筏收」力靶）。因此，積體電路80之配置單元會 各分配兩個端點存取單元給所有的通用序列匯流排端點砂〇〜卽 (Ν/Γ供其使用。本例為通用序顺流排端點資源包含Ν個端點存 取單7〇 ’可紐顧序醜麵端點健最少的情形。 月參考第9圖。第9圖為本發明一實施例積體電路如之示意 圖。積體電路9G肋實現動態配置通膽m流排的端點資源Γ, ,、架構與運作方式相似於第4圖之積體電路4〇，不同之處在於積 體電路9G顧序列匯流排的端點並不連續，Ερ。之後接著是 4 ΕΡό、EPS,沒有 ΕΡ3、Εϊ>5、ΕΙ>7。第一個通用序列 匯机排端點ΕΡ〇係為-傳送與接收端點’通用序列匯流排端點 ΕΡ4、ΕΡ6係為-傳送端點’而通用序列匯流排端點阳係為一 傳送與接收端點，以此娜。因此，配置單元96會分配兩個端點 存取單7L EAU〇、EAU卜給第-個通用序列匯流排端點Ερ〇供其使 用’配置單το 96會各分配一個端點存取單元EAU2、EAU3分別給 通用序列匯流排端點EP4、EP6供其使用，置單元％會分配兩 個端點存取單it EAU4、EAU5給通用序列匯流排端點Ep8供其使 用，依此類推。由本例可知，透過偵測與判斷單元94的偵測以及 配置單元96的配置，即使通用序列匯流排的端點不連續，我們提 出的設計方式依然適用。 15 200903262 胃注心酉己置單凡分配端點存取單元給各個通用序舰流排端 點供其使用之方式可為分配端點編號連續之端點存取單元給各個 通用序列匯流排端點供其使用（如第5圖至第8圖所舉的實施 例）’亦可為分輯點編號不連續之端點存取單元給各個通用序列 匯流排端點供其使用（如第9圖所舉的實施例），可視使用者需求 而調整。 於第5圖至第9圖之實施例中，皆提供_端點存取單元eau〇 -EAU^)給各個通用相匯流排端點供其使用，但每一個例子 所應用的通用序列匯流排成點的總個數及各個通用序列匯流排端 ，的特性各不_ ϋ，透過_與躺單元的個以及配置 單元的配置，相_積體電路可適驗不同的聰產品上，甚至 包含通用序列匯流排的端點不連續的產品，使得積體電路的應用 更為彈性。雖然本發明所揭露之積體電路的應用更有彈性，我們 卻無須提供通用序列匯流排端點個數兩倍的端點存取單元個數 (如第1圖所舉的實施例）’只需提供適當的通用序列匯流排之端 點資源’所以不會浪費多餘的1C φ積，使得積體電路的成本亦可 降低。 以上所述的實施例僅用來說明本發明，並不侷限本發明之範 疇。文中所提到的通用序列匯流排端點和端點存取單元個數]^、 N，並不侷限於一固定數值，可視使用者需求而調整。而每一個端 點存取單元皆可用來傳送資料或者接收資料，並不侷限於某一 16 200903262 種。積體電路40、5G、6G、7G，，僅為絲·本發明之動 態配置通用序_流排的端點資源的實施例，並不侷限於此，且 其他應用皆應屬於本發明之涵蓋細。再者，流程％之順序為本 發明之=法恤佳之實施例，其中的步驟順序可依情況做變化。 舉例而e，步驟306可拆開成兩個步驟：偵測複數個通用序列匯 流，點的，個數以及偵測各個通用序列匯流排端點的特性。請 庄思’配置早％分配端點存取單元給各個朝序列匯流排端點供 其使用之方式可為分配端點編號連續之端點存取單元給各個通用 序，匯流排端點供其使用，亦可為分配端點編號不連續之端點存 取早瓜給各個_序舰簡端雜其使用，可視伽者需求而 調整。其中，偵測各個通用序列匯流排端點的特性又可細分為偵 T該通用序舰流排端點是否為—傳送端點、_該通用序列匯 流排端點是否為一接收端點以及制該通用序列轉排端點是否 為一傳送與接收端點。 ，、由上可知，本發a月提供一種動態配置通用序列匯流排的端點資 源之方法及其侧顏電路^由於透過姻與撕單元的侧以 及配置單元的配置，相·目的端點存取單元可提供給不同數 目、不同特性的通用序列匯流排端點使用。因此，積體電路可適 用於不同的應產品上’甚至包含通用序列匯麵的端點不連續 的產品，使得積體電路的更為彈性。由於我們只需提供· 的通用序舰流排的端點資源，所以不會浪f多餘的ic面積，^吏 得積體電路的成本亦可降低。 17 200903262 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為先前技術一通用序列匯流排積體電路之示奇圖。 第2圖為先前技術一通用序列匯流排積體電路之示意圖。 第3圖為本發明一實施例說明一種動態配置通用序列匯流排的端 點資源之方法的流程之示意圖。 第4圖為本發明之—種動態配置顧序列驗排的端點資源之積 體電路之示意圖。 第5圖為本發明之—種動態配置通用序列匯流排的端點資源之積 體電路之示意圖。 =6圖為本發明之一種動態配置通用序列匯流排的端點資源之積 體電路之示意圖。 2圖為本㈣之—種賴配置触序舰_的_資源之積 體電路之示意圖。 =::::之一種動態配置通用序列匯流排的端點資源之積 之’態配置通用序列匯流排的端點資源之積 【主要元件符號說明】 10、20 通用序列匯流排積體電路 18 200903262 EAU〇 — EAU(m_i)、EAU〇 — EAU(2m-i;> 端點存取早元 EP〇 —EP(m-i) ' EP〇 —EP(n.2) 通用序列匯流排端點 30 流程 302-312 步驟 40、50、60、70、80、90 積體電路 44、54、64、74、84、94 偵測與判斷單元 46、56、66、76、96、96 配置單元 M'N 數值 19

Claims (1)

1. 200903262 十、申請專利範圍： 1. 種動悲配置通用序列匯流排（Universal Serial Bus，USB )的 ^點复源（EndpointResource)之方法，包含有： 提供一通用序列匯流排端點資源，該通用序列匯流排端點資源 包3複數個端點存取單元（£n(jp〇int Access Unit); 偵測並靖複触I制序舰流綱點（USBEndp〇int)的總 個數及各個通用序列匯流排端點的特性 ;以及 根據該複數個顧相g雜端點的總健及各麵用序列匯 机排端點的雖，分配該複數個端點存取單元給各個通用 序列匯流排端點供其使用。 係用來傳送資料或者接收資料。 2.如申凊專利範圍第】項所述之方法，其中每一個端點存取單元 ’其令偵測並判斷各個通用 3.如申請專利範圍第1項所述之方法 序列匯流排端點的特性之步驟係包含： 偵測並判__序舰義端點是否‘傳送端點。 《如申請專利範圍第3項所述之方法，其弓 流排端點的特性’分配該複數個端點存取單 流排端點供其使用之步驟係包含·· 其中根據各個通用序列匯 &單元給各個通用序列匯 於該朝序列匯流排端點係為該傳送端點時 取單元供該傳送端點使用。 ，分配一個端點存 20 200903262 5. 如申請專利範圍第4項所述之方法，其中分配給該傳送端點使 用的端點存取單元係用來傳送資料。 ‘‘ 6. 如申請專利範圍第W所述之方法’其中偵測並判斷各個通用 序列匯流排端點的特性之步驟係包含： 偵測並判斷該通用序列匯流排端點是否為一接收端點。 7. 如申請專利範圍第6項所述之方法，其w艮據各個通用序列匯 流排端點的特性，分配該複數個端點存取單元給各個通用序列匯 流排端點供其使用之步驟係包含： 於麵用序列匯流排端點係為該接收端點時，分配一個端點存 取單元供該接收端點使用。 8. 如申請專利範圍第7項所述之方法，其中分配給該接收端點使 用的端點存取單元係用來接收資料。 9. 如申,月專利範圍第！項所述之方法，其中價測並判斷各個通用 序列匯流排端點的特性之步驟係包含： _並判斷該通用序列匯流排端點是否為一傳送與接收端點。 如山申請專利範圍第9項所述之方法，其中根據各個通用序顺 ^排端點的雜，分配該複數個賴存取單元給各個通用序列匯 流排端點供其使用之步驟係包含： 21 200903262 職流排端點係為該傳送與接收端點時，分配兩個 ㈣存取單元供該_序顺流排端點使用。 1G恤嫩，射祕該傳送與接 另外 包含 有：種軸配置職序龍流排的端點資源之積體電路， 〜通用序列岐排端點資源，該顧序列匯流排端點資源包令 複數個端點存取單元，每一個端點存取單元係用來傳送， 料或者接收資料； 偵測與判斷早70，該偵測與判斷單元係用來偵測並判斷複數 個通用序列匯流排端點的總個數及各個通用序列匯流排 端點的特性；以及 配置單70 ’輕接於該憤測與判斷單元，該配置單元係根據該 偵測與判斷單元所偵測與判斷之結果，來分配該複數個靖 點存取單元給各個通用序舰流排端點供其使用。 =·如申請細_ 12項所述之積體電路，其中該制與判斷 疋其偵測與判斷的資料來源係來自該積體電路之外部。 14.如申請專·㈣12項所述之積體電路，射細貞測與判 22 200903262 . 斷單元判斷該通用序列匯流排端點係為一傳送端點時，該配置單 元分配一個端點存取單元供該傳送端點使用。 15. 如申請專利範圍第14項所述之積體電路，其中分配給該傳送 端點使用的端點存取單元係用來傳送資料。 16. 如申請專利範圍第12項所述之碰電路，其巾當該制與判 斷單元判斷該通用序列匯流排端點係為一接收端點時，該配置單 元分配一個端點存取單元供該接收端點使用。 17. 如申請專利範圍第16項所述之積體電路，其中分配給該接收 端點使用的端點存取單元係用來接收資料。 队如一申請專利侧第12項所述之積體電路，其中當該偵測與判 斷早=判斷該通用序列匯流排端點係為一傳送與接收端點時，該 v配置早讀配兩個端點存取單元供該傳送與接收端點使用。 19.如申請專利範圍第18項所述之積體電路，其中分配給該傳送 與接收故點使用的兩端點存取單元之其中—個係用來傳送資料， 另外一個係用來接收資料。 2〇.如申睛專利範圍第12項所述之積體電路，其中該配置單元分 万式係包舍： 23 200903262 * * 分配端點編號連續之端點存取單元給各個通用序列匯流排端點 供其使用，或者分配端點編號不連續之端點存取單元給各 個通用序列匯流排端點供其使用。 十一、圖式： 24