TW200822829A - Circuit board and circuit board with embedded chip - Google Patents

Description

200822829 ------- 4-NEW-FINAL-TW-20061103 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種線路基板(circuit substrate)，且特 別是有關於一種具有内埋晶片之線路基板。 【先前技術】 隨著電子產品的需求朝向高功能化、訊號傳輸高速化 及電路兀件高密度化，積體電路晶片所呈現的功能越強， 而針對消費性電子產品，搭配的被動元件數量亦隨之遽 增。再者，在電子產品強調輕薄短小之際，如何在有限的 構裝空間中容納數目魔大的電子元件，已成為電子構裝業 者急待解決與克服的技術瓶頸。為了解決此一問題，構裝 技術逐漸走向單構裝系統(SyStem in package，SIP)的系統 整& P白段’特別是多晶片模組(Multi-Chip Module，MCM) 的構裝。而其中，埋藏式主、被動元件技術(embedded technology)與表面積層技術(build叩)成為關鍵技術。藉由 元^的内埋化，可使構裝體積大幅度縮小，能放入更多高 功能性兀件，而表面積層技術則可以提高線路密度、縮小 元件厚度，藉此提高產品整體的構裝密度。 圖1A繪示習知埋藏式晶片封裝結構之晶片上的兩接 墊與元件之電性連接關係，而圖1B繪示當外界提供一操 作電壓至圖1A所繪示之兩接墊時，此兩接墊之間的電位 曲線。請參照圖1，在習知埋藏式晶片封裝結構中，其晶 片之相鄰兩接塾1G、2()之間具有—間距（pkeh)元 件30配置於接墊1〇與2〇之間，其中元件3〇例如為電晶 6 4-NE W-FINAL-TW-20061103 200822829 體（transistor)或其他電子元件。當外界施給接墊i〇 20 -操作電壓V時’此操作電壓v經過元件％後會 壓降（voltage difference)。此壓降會消耗能量及產生—執 區（h〇tZ〇ne)，進而使元件3〇的電性表現降低。如此二 來，埋藏式晶封裝結構之整體電性效 然，縮短接塾1〇與20之間距可以改善此 ^封裝結構之電性效能的不良影響，但這^是―個可二 高的解決方案，因為過度驗輕1()與2()之間距合 埋藏式晶片縣結構之良率下降或接墊丨Q與2 Q間二電= 干擾。 【發明内容】 本發明之目的是提供一種線路基板，其具有多個第一 2通錢至少—第二導電通孔。各第—導電通性 連接至輸人/輸出端子，而第二導電通孔則是電性連 接至兩個以上的錢輸人/輸出端子，以提 性效能。 包 t明之另-目的是提供—種線路基板，其具有多個 至少—第二導電通孔。各第-導電通孔具 有^-尺寸，且電性連接至―信號輸人/輸出端子；而第 -¥電通孔具有-大於上述第—尺寸之第二尺寸，且電性 連接至兩似上的雜輸人/輪—子。由於第二導電通孔 之面積’藉此提供較大之導電面積，使電源可充 分地供應至相對應之晶片。 本發明之又-目的是提供—種具有内埋日日日片之線路 7 200822829 一一…4-NEW-FINAL-TW-20061103 基板’其可在不犧牲製程良率的前提下提供較佳電性效能。 本發明的再一目的是提供一種具有内埋晶片之線路 基板’其可使電源充分地供應至晶片。 為達上述或是其他目的，本發明提出一種線路基板， 其包括多數個介電層、多數個内部圖案化線路層（inner patterned circuit layer)、一表層線路層（surface dreuit layer)、多數個第一導電通孔以及至少一第二導電通孔。 其中，各内部圖案化線路層是配置於兩相鄰之介電層之 間。表層線路層配置於最外侧之介電層上，且表層線^層 包括多數個信號輸入/輸出端子（signal input/〇utpl terminal)。這些第一導電通孔配置於這些介電層内，用以 導通兩相鄰之内部圖案化線路層，且各第一導電通孔電性 連接至其中一信號輸入/輸出端子。第二導電通孔配置於其 中一介電層内，用以導通兩相鄰之内部圖案化線路層，且 第二導電通孔電性連接至兩個以上之信號輸入/輸出端子。 在本發明之一實施例中，上述之線路基板可更包括一 • 焊罩層（Passivation layer)，其配置於表層線路層上，並 暴露出這些信號輸入/輸出端子。此外，上述之線路基板可 進一步包括多數個焊球（solderball)，其分別配置於焊罩 層所暴露出之這些信號輸入/輸出端子上。 在本發明之一實施例中，上述電性連接至第二導電通 孔之信號輸入/輸出端子為電源端子。 為達上述或是其他目的，本發明更提出一種線路基 板，其除了具有上述線路基板之特徵外，其第二導電通孔 8 200822829 ---------4-NEW-FINAL-TW-20061103 的尺寸大於第一導電通孔的尺寸。 在本發明之一實施例中，上述之第二導電通孔的尺寸 至少為第一導電通孔的尺寸之1.5倍。 為達上述或是其他目的，本發明更提出一種具有内埋 晶片之線路基板，其包括一晶片以及一線路基板。其中， 晶片具有一主動表面，且晶片包括多數個第一接墊、多數 個第一球底金屬層（under bump metallurgy )、至少一第二 球底金屬層以及多數個凸塊。這些第一接墊配置於主動^ 面上，而這些第一球底金屬層分別配置於這些第一接墊 上。第二球底金屬層配置於兩個以上之第一接墊上。這此 凸塊分別配置於這些第-球底金屬層以及第二球底金屬^ 上線路基板包括多數個介電層、多數個内部圖案化線路 層、-第-表層線路層、-第二表層線路層、多數個第一 且口、、口構，、有上表面以及一下表面，其中疊合姓槿 上表面具有—凹槽，晶片是以主動表面朝向凹槽的 ，於凹槽中。各⑽_化線路層是配置於兩相鄰之這些 二電層，間。第-表層線路層配置於凹槽所暴露出之介^ _上。第一表層線路層包括多數個第二接墊，A 接塾對應於這些凸塊其中之―，且與其電接弟^ 層線路層配置於疊合結構之下表面上，表 包括多數個信號輸入/給屮嫂工、丄衣層綠路層 =腳職人/輸_子。這些第_導電通孔配 層内’用以導通兩相鄰之内部圖案化線路層，且 弟¥電通孔電性連接至其中一信號輸入/輸出端子以 9 200822829 w *4-NEW_FINAL_TW^_20〇61103 及其中-第二接塾。第二導電通孔配置於其中一介電層 内，且位於凹槽之下方。第二導電通孔電性連接至兩個以 上之心號輸入/輸出端子以及其中^一第二接塾。 在本發明之-實補中，上収具有㈣晶片之線路 基板可更包括-底膠層（underflll layer)，其配置於線路 基板與晶片之主動表面之間。 為達上述或是其他目的，本發明更提出一種具有内埋 . @片之線路基板，其除了具有上述具有内埋晶片之線路基 板之特徵外，其第二導電通孔的尺寸大於第一導電通 尺寸。 ^基於上述，在本發明之具有内埋晶片之線路基板中， 第一‘笔通孔及弟一球底金屬層可電性連接至兩個以上之 信號輸入/輸出端子及兩個以上之第一接墊。因此，當這些 仏號輸入/輸出端子被施以相同電壓時，晶片上位於這些第 接墊之間的部分能夠維持與這些第一接墊相同的電壓。 如此一來，具有内埋晶片之線路基板便能在不縮短第一接 _ 墊之間距的情況下，具有較習知埋藏式晶片封裝結構優越 的電性效能。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 圖2為本發明一實施例之線路基板的剖面示意圖。請 參照圖2,本實施例之線路基板100包括多數個介電層 200822829 i4-NEW-FINAL-TW-20〇61103 數個内部圖案化線路I 120、一第二表層線路層 130、夕數個第—導電通孔刚以及至少—第二導電通孔 150。其中，這些介電層11〇形成一疊合結構，其具有一上 表面112及一下表面114。各内部圖案化線路層12〇是配 置=兩相鄰之介電層11〇之間。第二表層線路層⑽配置 於且口二構之下表面114上，且第二表層線路層包括 多數，信號輸人/輸出端子132。這些第—導電通孔14〇配 ，置於廷些介電層11〇内，用以導通兩相鄰之内部圖案化線 路層120，且各第一導電通孔14〇電性連接至其中一信號 輸入/輸出端子132。第二導電通孔15〇配置於其中一介電 層11〇内，用以導通兩相鄰之内部圖案化線路層12〇，且 第二導電通孔150電性連接至兩個以上之信號輸入/輸出 端子132。 在本實施例中，線路基板1〇〇可更包括一诨罩層16〇, 其配置於第二表層線路層130上，並暴露出這些信號輸入/ 輸出端子132。此外，線路基板100可進一步包括多數個 瞻焊球170，其分別配置於焊罩層16〇所暴露出之這些信號 輸入/輸出端子132上。如此一來，内部圖案化線路層12〇 便可以透過焊球170而與外界之電子零件電性連接。 在本實施例中，第一導電通孔140與第二導電通孔15〇 的製作簡易，其中一種製作方法為以雷射鑽孔技術在介電 層110上鑽出多個貫孔，然後再以電鍍法將導電材質電鍍 於這些貫孔中。此外，第一導電通孔140具有一第一尺寸， 而弟一導電通孔15〇具有一第二尺寸。在本實施例中，第 11 200822829_·—_ 二尺寸大於第一尺寸。在本發明之一較佳實施例中，第二 尺寸至少為第一尺寸的1.5倍。另外，電性連接至第二導 通孔150之4§ 5虎輸入/輸出端子132可為電性連接至電源 之電源端子或電性連接至接地之接地端子，或者可用以傳 輸信號。 圖3為本發明一實施例之具有内埋晶片之線路基板的 剖面示意圖。請參照圖3,本實施例之具有内埋晶片之線 路基板400包括一晶片200及一線路基板3〇〇。晶片200 具有一主動表面210 ’且晶片200包括多數個第一接塾 220、多數個第一球底金屬層23〇、至少一第二球底金屬層 240以及多數個凸塊250。這些第一接墊220配置於主動表 面210上，而這些第一球底金屬層230分別配置於這些第 一接墊220上。第二球底金屬層240配置於兩個以上之第 一接墊220上。這些凸塊250分別配置於這些第一球底金 屬層230以及第二球底金屬層240上。 圖4為圖3中所繪示之晶片在尚未形成凸塊時之朝向 主動表面的下視示意圖。請參照圖4，在本實施例中，第 二球底金屬層240之表面形狀可視實際需求而調整為各種 不同形狀，以使第二球底金屬層240覆蓋於其所須覆蓋的 多個第一接墊220上。 ' 1 請再參照圖3，線路基板300除了具有與圖2之線路 基板100相同之特徵及結構之外，更具有下述特徵及結 構。為了方便讀者對照圖3與圖2，圖3中與圖2相同之 結構將沿用圖2之標號。線路基板300之介電層11〇所形 12 200822829 ‘一一 V4-NEW-FINAL-TW-20061103 f之疊合結構的上表面112，具有一凹槽116，而晶片2〇〇 是以其主動表面210朝向凹槽116的方式配置於凹槽116 中線路基板300更包括一第一表層線路層31〇，其配置 於凹槽116所暴露出之介電層11〇上。第一表層線路層31〇 &括多數個第二接塾312，其中各第二接塾312對應於這 些凸塊250其中之一，且與其電性連接。此外，各第一導 電通孔140除了電性連接至其中一信號輸入/輸出端子 • 132,更電性連接至其中一第二接墊312。第二導電通孔15〇 除了電性連接至兩個以上之信號輸入/輸出端子132，更電 性連接至其中一第二接墊312，且第二導電通孔15〇位於 凹槽116之下方。 、 在本實施例之具有内埋晶片之線路基板400中，第二 V電通孔15〇及第二球底金屬層240可電性連接至兩個以 上之彳δ號輸入/輸出端子132及兩個以上之第一接墊22〇g 因此’當這些信號輸入/輸出端子132被施以相同電壓時， 晶片2〇〇上位於這些第一接墊220之間的部分能夠維持與 這些第一接墊220相同的電壓。如此一來，具有内埋晶片 之線路基板400便能在不縮短第一接墊22〇、第一導電通 孔140及第二導電通孔15〇之間距的情況下，具有較習知 埋藏式晶片封裝結構優越的電性效能。並且，由於本實施 例無須縮短第一接墊220、第一導電通孔140及第二導電 通孔150之間距，這會使得第一接墊22〇、第一導電通孔 140及第二導電通孔丨％的製作容易，故具有内埋晶片之 線路基板40G能在維持高良率的情況下被製造。此外，當 13 200822829 ^—X-44-NEW-FINAL-TW-20061103 第二導電通孔15G被電性連接至電科，由於晶片2〇〇上 =於這些第-接墊22G之間的部分能夠維持與這些第一接 墊220相同的電壓’因此電源可透過第二導電通孔⑼充 分地供應至晶片200。 在本實施例中’具有内埋晶片之線路基板働可更包 括-底膠層410’其配置於線路基板細與晶片遍之主 =面2K)之間。底膠層410的主要用途為緩衝晶片· …線路基板綱之間所產生的誠力，並增加結構強度。 圖5為圖3所緣示之線路基板的上視示意圖。請參照 =5 ’第二接墊312之表面形狀可視實際需求而調整為各 年不同形狀。在本實施例中，第二接墊312的表面形狀盘 圖4所緣示之第二球底金屬層24〇的表面形狀相對應。” 〜综上所述，在本發明之具有岐晶#之線路基板中， f — 電通孔及第球底金屬層可電性i^接至兩個以上之 =輸入/輸出端子及兩個以上之第—接墊。因此，當這些 信號輸入/輸出端子被施以相同電壓時，晶片上位於這些^ 接墊之間的部分能夠維持與這些第一接墊相同的電壓。 如此來’具有内埋晶片之線路基板便能在不縮短第一接 墊、第一導電通孔及第二導電通孔之間距的情況下，具有 較習知埋藏式晶片封裴結構優越的電性效能。並且，由於 本發明無_短第-接塾、第—導電通孔及第二導電通孔 之間距，這會使得第一接墊、第一導電通孔與第二導電通 孔的製作容易’故具有内埋晶片之線路基板能在維持高良 率的情況下被製造。此外，當第二導電通孔被電性連接至 4-NEW-FINAL-TW-20061103 200822829 通孔充分地供應至晶片 雖然本發明已以較佳實施例揭露如上，然其並非 限定本發明，任何所屬技術領域中具有通常^者= 脫離本發明之精神和範酬，當可作些許之更躲 因此本發明之倾範圍當視後社中請專概圍财

【圖式簡單說明】 圖1A繪示習知埋藏式晶片封褒結構之晶片上的兩接 塾與70件之電性連接關係。 圖1B繪示當外界提供一操作電壓至圖1A所繪示之兩 接墊時，此兩接墊之間的電位曲線。 圖2為本發明一實施例之線路基板的剖面示意圖。 圖3為本發明一實施例之具有内埋晶片之線路基板的 剖面示意圖。 圖4為圖3中所繪示之晶片在尚未形成凸塊時之朝向 主動表面的下視示意圖。 圖5為圖3所繪示之線路基板的上視示意圖。 【主要元件符號說明】 10、20 :接墊 30 :元件 1〇〇、300 :線路基板 110 :介電層 15 4-NEW-FINAL-TW-20061103 200822829

X 1. L_/JL-ί A'W JL V 112、112,：上表面 114 :下表面 116 :凹槽 120 :内部圖案化線路層 130 :第二表層線路層 132 :信號輸入/輸出端子 140 ··第一導電通孔 150:第二導電通孔 ® 160 :焊罩層 170 :焊球 200 :晶片 210 :主動表面 220 :第一接墊 230 :第一球底金屬層 240 :第二球底金屬層 250 :凸塊 ⑩ 310 ••第一表層線路層 312 :第二接墊 400 :具有内埋晶片之線路基板 410 :底膠層 16

Claims (1)

1. 200822829 ---------4-NE W-FINAL-TW-20061103 十、申請專利範圍： ΐ·一種線路基板，包括： 多數個介電層； 多數個内部圖案化線路層，其中各該内部 層是配置於兩相鄰之該些介電層之間； /、線路 一表層線路層，配置於最外側之該介 線路層包括多數個信號輸入/輸出端子；曰，讀表層 多數個第-導電通孔，配置於該些介電 =兩相鄰之該些内部圖案化線路層，且各該第一導 電性連接至其中—該信號輸人/輪出端子；以及％通孔 至少一第二導電通孔，配置於其中一該介電芦 以導通兩相鄰之該些内部圖案化線路層，且該第二導電通 孔電性連接至兩做上之婦信號輸人/輸出端子。 a 2.如申請專利範圍第1項所述之線路基板，更包括一 =層’配置於該表層線路層上，並暴露出該些信號輸入/ 输出端子。 3胃如申請專利範圍第2項所述之線路基板，更包括多 個焊球，分別配置於該焊罩層所暴露出之該些信號輸入/ 輸出端子上。 、4·如申請專利範圍第1項所述之線路基板，其中電性 連接至該第二導電通孔之該些信號輸入/輸出端子為電源 端子。 5. —種具有内埋晶片之線路基板，包括： 一晶片，具有一主動表面，包括： 17 多數個第一接墊，配置於該主動表面上； 多數個第一球底金屬層，分別配置於該些第一 墊上； 一 至少一第二球底金屬層，配置於兩個以上之該此 第一接墊上；以及 — 多數個凸塊，分別配置於該些第一球底金屬層以 及該第二球底金屬層上；以及 一線路基板，包括：

   多數個介電層，該些介電層所形成之一疊合結構 具有-上表面以及-下表面，其中該疊合結構之該上表面 具有-凹槽’該晶片是以該主動表軸向該凹槽的方 置於該凹槽中； 多數個内部圖案化線路層，其中各該内部圖案化 線路層是配置於兩相鄰之該些介電層之間；

   一第一表層線路層，配置於該凹槽所暴露出之該 w電層上’該第_表層線路層包括多數個第二接墊， 各該第二接墊職贿些凸塊其巾之―，且與其電性連接； 一第二表層線路層’配置於該疊合結構之該下表 面上’該第二表層線路層包括多數個信號輸人/輪出端子； 多數個第-導電通孔，配置於該些介電層内 以導通兩相鄰之該些内部圖案化線路層，且各 恭 通孔電性連接至其中-該信號輸入/輸㈣ 該第二接墊；以及 〃 該介電層 至少一第二導電通孔，配置於其中一 18 200822829_w_—2_〇3 内’且位賊凹叙下方，該第 接 個以輪出端子以及其中一= 至兩 6=專利範圍第5項所述之具有内埋晶片之線路 底膠層’配置於該線路基板與該晶片之該 美第5項所述之具有内埋晶片之線路 土板，、中該線路基板更包括_焊罩層，配置於該第

   層線路層上，縣露&軸錄輸人/輸㈣子。、 美杯利範圍第7項所述之具有内埋晶片之線路 板更包括多數個焊球，分別配置於該 烊罩層所暴路出之該些信號輸入/輸出端子上。 、9.如申請專利範㈣5項所述之線路基板，其中電性 連接至該第二導電通孔之料錢輸人/輸_子為電源 端子。 10·—種線路基板，包括： 多數個介電層； 多數個内部圖案化線路層，其中各該内部圖案化線路 層是配置於兩相鄰之該些介電層之間； -表層線路層，配置於最外侧之該介電層上，該表層 線路層包括多數個信號輸入/輪出端子； 夕數個第-導電通孔，具有一第一尺寸，並配置於該 些」I電層内，用以導通兩相鄰之該些内部圖案化線路層， 且各該第-導電通孔電性連接至其中—前號輸入/輸出 端子；以及 19 200822829 ---------4-NEW-FINAL-TW-20061103 至少一弟一導電通孔，具有一第二尺寸，並配置於其 中一該介電層内，用以導通兩相鄰之該些内部圖案化線路 層’其中該第二尺寸大於該第一尺寸。 11·如申請專利範圍第10項所述之線路基板，其中該 第二尺寸至少為該第一尺寸之〇倍。 # 12·如申請專利範圍第1〇項所述之線路基板，其中該 第一導電通孔電性連接至兩個以上之該些信號輸入/輸 ^ 端子。 13·如申明專利範圍第項所述之線路基板，更包括 焊罩層，配置於該表層線路層上，並暴露出該些信號輪 入/輪出端子。 夕14·如申請專利範圍第13項所述之線路基板，更包括 夕數個焊球，分別配置於該焊罩層所暴露出之該些信號輪 入/輪出端子上。 性、15·如申請專利範圍第1〇項所述之線路基板，其中電 、=連接至該第二導電通孔之該些信號輸入/輸出端子為電 源端子。 16·一種具有内埋晶片之線路基板，包括： 一晶片’具有一主動表面，包括： 多數個第一接墊，配置於該主動表面上； 多數個第一球底金屬層，分別配置於該些第一接 墊上； ^ 至少一第二球底金屬層，配置於兩個以上之該些 第一接墊上；以及 20 i4-NEW-FINAL-TW-20061103 200822829 多數個凸塊，分別配置於該些第一球底金屬層以 及該第二球底金屬層上；以及 一線路基板，包括： 多數個介電層，該些介電層所形成之一疊合結構 具有一上表面以及一下表面，其中該疊合結構之該上表面 具有一凹槽，該晶片是以該主動表面朝向該凹槽的方式配 置於該凹槽中；

   y妖’脚ra邱固系>1匕綠路層，其中各 線路層是配置於兩相鄰之該些介電層之間； 人“ 第一表層線路層，配置於該凹槽所暴露出之該 W電層上，該第一表層線路層包括多數個第二接塾，其中 各該第二接墊對應於該些凸塊其中之一，且與其電性連接； 二第二表層線路層，配置於該疊合結構之該下表 面上’該第二表層線路層包括多數個信號輸人/輸出端子； … 多數個第一導電通孔，具有一第一尺寸，並配置 =該些介電層内，用以導通兩相鄰之該些内部圖案化線路 各該第-導電通孔電性連接至其中—該信號輸入/ 輸出鳊子以及其中一該第二接墊；以及 歸士至少一第二導電通孔，具有—第二尺寸，並配置 相該介電層内，且位於該凹槽之下方，用以導通兩 該些㈣_化線路層，其中該第二尺寸大於該第 \寸〇 17.=巾請專魏㈣16項所述之線路基板，其中該 弟一尺寸至少為該第一尺寸之丨5倍。 21 2008228_294·—τ_ 18·如申請專利範圍第ι6項所述之線路基板，其中該 第二導電通孔電性連接至兩個以上之該些信號輸入/輸出 端子以及其中一該第二接墊。 19·如申請專利範圍第π項所述之線路基板，其中電 性連接至該第二導電通孔之該些信號輸入/輸出端子為電 源端子。 2〇·如申睛專利範圍第16項所述之具有内埋晶片之線

   路基板，更包括一底膠層，配置於該線路基板與該晶片之 該主動表面之間。 ㈣請專利範圍第16項所述之具有内埋晶片之線 中該線路基板更包括一焊罩層，配置於該第二 ^ ύ'22 _上，並暴露出該些信號輸入/輸出端子。 22.如申請專利範圍第21項所述之具 ΪΪ以ίΐϊ'ί路基板更包括多數個焊球，分別配置於 θ斤暴路出之該些信號輸入/輸出端子上。

   22