TW200810133A - Decoupling capacitors and filler cells - Google Patents

Description

200810133 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種積體電路，特別是有關於一種 具有解耦合電容（decoupling capacitor)之積體電路。 【先前技術】 積體電路中所使用的解耦合電容係被設計來用以過 濾耦接於正供應電壓vdd與互補較低供應電壓Vss之間 i 的雜訊。電源雜訊係由在高頻下需要高電流之高密度積 體電路内的電晶體所引起’其導致突然的壓降（voltage drop )。在積體電路的電路網（power grid )中，上述壓 降可為整體壓降以及局部壓降兩者。藉由提供局部的電 流源，可以減少壓降，例如解耦合來自電路網激增之電 流的電容，因此可減少電路網的雜訊。 一種晶粒内電容稱之為金氧半導體（metal oxide semiconductor，MOS )電容。金氧半導體電容經由閘極 ® 氧化物（gate oxide )隔開而分為兩端。一端為閘極而另 一端為基體（body )。另一種晶粒内電容係使用場效電 晶體（field effect transistor，FET )，例如 N 通道金氧半 導體場效電晶體（NMOSFET)或是P通道金氧半導體場 效電晶體（PMOSFET )。一端為閘極而另一端為源極、 汲極以及基體。電容的兩端是由閘極氧化物所隔開。兩 種晶粒内電容的共同特色係使用閘極氧化物當作介電材 料’其容許高漏電流（leakage current)穿隧通過閘極氧 0503-A32631TWF 5 200810133 化物，尤其是現今半導體元件中閘極氧化物變得越來越 薄的情況下。而閘極氧化物直接連接至正供應電壓Vdd 也容易造成靜電放電（electrostatic discharge，ESD)的損 害。 因此，需要具有適應性結構以及減少損害之低漏電 流的解耦合電容。 【發明内容】 • 有鑑於此，本發明提供一種解耦合電容，位於積體 電路内，包括：複數專用PN二極體，具有大於功能性元 件的總有效面積之十分之一的總接面面積，其中專用PN 二極體用來保護功能性元件；N型區，位於專用PN二極 體，耦接於正供應電壓（Vdd);以及P型區，位於專用 PN二極體，耦接於互補較低供應電壓（Vss)，其中專 用PN二極體為反向偏壓。 再者，本發明提供一種填充單元，位於一積體電路 ⑩ 内，包括：一或多個專用PN二極體，包括：複數N型 區，耦接於一正供應電壓（Vdd );以及複數P型區，耦 接於一互補較低供應電壓（Vss )，其中上述專用PN二 極體係反向偏壓並作為解耦合電容。 再者，本發明提供一種填充單元，位於一積體電路 内，包括：一或多個既定層的一或多個冗餘元件；以及 一或多個專用PN二極體，包括：複數N型區，耦接於 一正供應電壓（Vdd);以及複數P型區，耦接於一互補 0503-A32631TWF 6 200810133 較低供應電壓（Vss)，其中上述專用PN二極體係反向 偏壓並作為解耦合電容。 【實施方式】 s 為讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉出較佳實施例，並配合所附圖式， 作詳細說明如下： ❿ 實施例： 本發明提供由反向偏壓PN二極體所組成的解耦合 電容，其具有較低的漏電流以及容易被放置在積體電路 内。 第1圖係顯示傳統NMOSFET解耦合電容100的剖 面圖。閘極110耦接至正供應電壓Vdd。源極/汲極120 以及P型井區130連接在一起並耦接至互補較低供應電 壓Vss。閘極氧化物140提供介電材料給NMOSFET解耦 Φ 合電容100，在上述連接關係下，NMOSFET解耦合電容 100操作在具有較高電容值之反向區。但是，由閘極氧化 物所組成的解耦合電容可容許高漏電流穿隧通過閘極氧 化物，尤其是現今半導體元件中閘極氧化物變得越來越 薄的情況下。閘極氧化物直接連接至正供應電壓Vdd也 容易造成靜電放電的損害。 第2圖係顯示根據本發明一實施例將反向偏壓PN 二極體210當作解耦合電容之示意圖。在反向偏壓的情 0503-A32631TWF 7 200810133 況下，反向偏壓PN二極體210可當作電容。PN接面形 成空乏區（depletion region)，以及偏壓電壓越高，則空 乏區越寬，因此PN接面電容會越小。所以，在先進積體 電路中，當正供應電壓Vdd變的越低則反向偏壓pN二 極體210之作甩越佳。 反向偏壓PN二極體解耦合電容的另一優點為提供 額外的靜電放電保護。由於，在適度的靜電放電電屢丁， PN接面崩潰（breakdown)是可逆的。因此，藉由適度 • 的靜電放電，PN接面本身將不會遭受永久地損害。 在積體電路晶片中有許多方法可形成PN二極體， 第3A-3C圖係顯示其中一些例子。根據本發明，第3a_3c 圖只提及專用PN二極體的部分。專用PN二極體係為功 能完全與PN二極體相同之元件，以及非寄生於其他種類 之元件的PN二極體。 第3A圖係顯示由N+型區312位於p型井區314内 部所組成之反向偏壓PN二極體解耦合電容31〇的剖面 ❿圖。N+型區312耦接至正供應電壓Vdd，以及p型井區 314經由P+上接（pick up)區316耦接至互補較低供應 電壓Vss。因此，由p型井區314以及N+型區312所組 成的P N接面係為反向偏壓。 第3B圖係顯示由p+型區322位於N型井區324内 部所組成之另一反向偏壓PN二極體解耦合電容32〇的剖 面圖，其中P+型區322以及N型井區324依序位於p型 基底326的内部。N型井區324經由N+上接區328耜接

0503-A32631TWF 8 200810133 至正供應電壓Vdd。P+型區322耦接至互補較低供應電 壓Vss。因此，由p+型區322以及N型井區324所組成 的PN接面亦為反向偏壓。 第3C圖係顯示更複雜結構之剖面圖。N型井區332 緊鄰著P型井區334。N型井區332以及P型井區334 兩者皆位於DN型井區（深摻雜n型井區）336的内部， 其中N型井區332、P型井區334以及DN型井區336依 序位於P型基底338的内部。n型井區332經由N+上接 • 區342輕接至正供應電壓。p型井區μ#經由p+上 接區344耦接至互補較低供應電壓vss。dn型井區336 經由N+上接區346耦接至正供應電壓Vddc)p型基底338 經由P+上接區348耦接至互補較低供應電壓Vss。因此， N型井區332以及P型井區334組成反向偏壓pn二極 體。P型井區334以及DN型井區336組成另一反向偏壓 PN二極體。DN型井區336以及p型基底338組成又一 反向偏壓PN二極體。 ® PN二極體解耦合電容可有效過濾出因變動電源之 需要所產生的雜訊，PN二極體解耦合電容的總接面面積 必須大體上相同於在解耦合電容被放置的相同區域之功 旎性元件的總面積。假設在正常電路中，多數的功能性 元件係使用最小通道寬度，那麼可使用功能性元件的有 效面積作為兀件尺寸的代表。PN二極體解耦合電容的總 接面面積應該至少為功能性元件之有效面積的十分之 一，其中上述專用PN二極體用來保護上述功能性元件。

0503-A32631TWF 9 200810133 第3A-3C圖係顯示形成反向偏壓PN二極體解耦合 電容之適應性。其可以由DN型井區以及P型基底組成 非常大的反向偏壓PN二極體解耦合電容，或是可以為小 的2階（2-pitch)填充物型式的解耦合電容。所謂填充 物係為放置於空餘區域之非功能性元件，用來填滿金 屬、多晶矽（poly >、井區以及有效區以滿足上述既定層 的密度規則（density rule)。 第4圖係顯示根據本發明一實施例由反向偏壓PN I 二極體解耦合電容415所組成的填充單元410之示意 圖。反相器（inverter) 420、430為示範的功能性元件。 其可以為任何其他種類的元件。填充單元410放置在兩 功能性反相器420、430之間的空餘區域。首先係當作解 耦合電容；其次係用以填滿空餘空間以滿足金屬、多晶 矽（poly)、井區以及有效區等既定層之密度規則。當填 充單元410緊鄰接合墊（bonding pad )時，反向偏壓PN 接面亦可對内部電路提供額外的靜電放電保護。 ® 填充單元的PN二極體係經由位於相同金屬層或是 兩個不同金屬層的金屬線耦接於正供應電壓Vdd以及 互補較低供應電壓Vss之間。在動態準則（dynamic basis ) 中，為了傳送足夠的電荷，金屬線需具有足夠的寬度以 減少電阻。事實上，填充單元的寬度或是長度應該不大 於金屬線之最小寬度的五倍，最好不大於三倍。 如同部分的填充單元，當既定層放置填充單元而喪 失區域時，可增加位於既定層的某些冗餘（dummy )部 0503-A32631TWF 10 200810133 分，例如金屬或是多晶矽。所謂冗餘部分係為某些既定 層的部分，其不具有任何功能的使用，以及純粹填滿空 餘空間以滿足密度規則。 本發明雖以較佳實施例揭露如上’然其並非用以限 定本發明的範圍，任何熟習此項技藝者，在不脫離本發 明之精神和範圍内，當可做些許的更動與潤飾，因此本 發明之保護範圍當視後附之申請專利範圍所界定者為 準。

I 【圖式簡單說明】 第1圖係顯示傳統NMOSFET解耦合電容的剖面圖； 第2圖係顯示根據本發明一實施例將反向偏壓PN 二極體當作解耦合電容之示意圖； 第3A-3C圖係顯示反向偏壓PN二極體解耦合電容 之不同組成的剖面圖；以及 第4圖係顯示根據本發明一實施例由反向偏壓PN ’ 二極體解耦合電容所組成的填充單元之示意圖。 【主要元件符號說明】 100〜NMOSFET解耦合電容； 110y〜^閘極； 120〜源極/汲極； 130、314、334〜P 型井區； 135、316、3.22、344、348〜P+型區； 140〜閘極氧化物； 0503-A32631TWF 11 200810133 210〜反向偏壓PN二極體； 310、320、330〜反向偏壓PN二極體解耦合電容； 312、328、342、346〜N+型區； 324、332〜N型井區； 326、338〜P型基底； 336〜DN型井區； 410〜填充單元； 415〜反向偏壓PN二極體解耦合電容； φ 420、430〜反相器；

Vdd〜正供應電壓；

Vss〜互補較低供應電壓。 0503-A32631TWF 12

Claims (1)

1. 200810133 十、申請專利範圍： 1. -種解耦合電容’位於一積體電路 複數專用PN二極體，且有大於〇括· 有效面積之十分之一的一總接面面積， 件的'、、心 二極體用來保護上述功能性元件；，、34專用™ 一 N型區，位於上述專用pN 供應電壓（Vdd );以及 一 P型區，位於上述專用PN二極 補較低供應電壓（Vss)。 接於一互 2. 如申請專利範圍第 上述N型區為一 N+材料c 3·如申請專利範圍第 上述N型區為一 n型井區 ^申請專利第μ所述之 上述Ρ型區為一 ρ+材料。 包谷 、、5·如申請專利範圍第丨項所述之解輕合 上述Ρ型區為一ρ型井區。 圍第〗韻述 上述ρ型區為—ρ型基底。 -谷 7.一種填充單元，位於—積體電路内，包括， 一或多個專用PN二極體，包括·· . 複數N型區，耦接於一 ,Ι Μ ρ ^ 止1，、應电壓（Vdd);以及 苴 °。，耦接於一互補較低供應電壓（VSS)， …上述專用PN二極體係反向偏壓並作為解麵合 輕接於 正 項所述之解耦合電容 項所述之解耦合電容 其中 其中 其中 其中 其中 0503-A32631TWF 13 200810133 電容。 8·如中明專利fell第7項所述之填充單元，盆 述N型區為一 n+材料。 /、 9·如申請專利範圍第7項所述之填充單元，其 述N型區為井區。 ’、 1〇·如申請專利範圍第7項所述之填充單元，其中上 述P型區為一 P+材料。 •士申明專利範圍第7項所述之填充單元，其中上 隊述P型區為一p型井區。 12·如申睛專利範圍第7項所述之填充 一或多個既定層的-或多個冗餘元件。早更^ 13.如申請專利範圍第12項所述之填充單元，其中 上述既定層包括多晶石夕、金屬、井區或是主動區。 如申請專利範圍第7項所述之填充單元，其中： 上逑N型區經由一第一金屬層耦接至上述正供應電 壓（Vdd);以及 釀上述P型區經由一第二金屬層耦接至上述互補較低 供應電壓（VSS)。 15·如申請專利範圍第14項所述之填充單元，其中 上述第一金屬層係與上述第二金屬層相同。 16·如申請專利範圍第15項所述之填充單元，其中 上述填充單元的寬度或是長度不大於上述第一金屬層或 是上述第二金屬層之五倍的線寬。 —種填充單元，位於一積體電路内，包括·· 0503-A32631TWF 14 200810133 一或多個既定層的—或多個冗餘元件；以及 一或多個專用PN二極體，包括： 複數N型區，叙接# -Γ ω A 、卜 揭接於一正供應電壓（Vdd);以及 稷數P型區，純於_互補較低供應電壓， /、中上述專用PN二極體係反向偏壓並作為解搞合 電容。 I8·如申請專利範圍第n項所述之填充單元，苴中 上述既定層包括多㈣、金屬、井區或是絲區。〃 19·如申請專利範圍第17項所述之填充單元，其中 上述N型區經由一第一金屬層耦接至上述正供應 (Vdd);以及 ^ 上述P型區經由一第二金屬層耦接至上述互補較低 供應電壓（Vss)。 一 20.如申請專利範圍第19項所述之填充單元，其中 上述填充單元的寬度或是長度不大於上述第一金屬層或 是上述第二金屬層之五倍的線寬。 0503-A32631TWF 15