TW200805087A - Pipeline FFT architecture and method - Google Patents

Description

200805087 九、發明說明： 【發明所屬之技術領域】 所揭示之實施例大體而言係關於信號處理，且更具體古 之係關於快速傅利葉轉換（FFT)之有效計算的裝置及^ 法。 【先前技術】 傅利葉轉換可用於將時域信號映射至其頻域配對信號 (counterpart)。相反地，反向傅利葉轉換可用於將頻域信 號映射至其時域配對信號。傅利葉轉換尤其適用於時域信 號之頻譜分析。此外，通信系統（諸如實施正交分頻多工 (OFDM)之彼等通信系統）可使用傅利葉轉換之特性以自線 性間隔之音調產生多時域符號及自該等符號恢復頻率。 取樣之資料系統可實施離散傅利葉轉換（DFT)以允許處 理器執行對肢數目之樣本的轉換。然而，贿為計算: 集的且需要眾多處理功率來執行。執所需之計 算的數目為π約，表示為0(的。在許多系統中，專用於 執行DFT之處理功率的量可減少可用於其他系統操作之處 理量。此外^組態以作為即時系統操作之系統可能不具 有充足之處理功率來在分配用料算<時間内執行所要大 小的DFT。 快速傅利葉轉換（FFT)為對傅利葉轉換之離散實施，其 允許以與DFT實施相比顯著較少之運算執行傅利葉轉換。 視特殊實施而定，執行基數r之FFT所需的計算數目通常為 約 7Vxlogr(A〇，表示為 〇(iVl〇grpy^)。 120026.doc 200805087 電信中之一典型FFT為基數8之FFT。因為FFT計算通常 包S使用蝶形核心（butterfly core)，所以可使用基數8 FFT 之基礎計算導出各種點FFT。隨後，若可更有效地計算基 數8 FFT計算，則該益處適用於採用基數8 fft蝶形核心之 其他FFT。 過去，實施FFT之系統可使用通用處理器或單機數位信 號處理器（DSP)以執行FFT。然而，系統曰益併入有經特定 设計以實施器件所需之大多數功能性的特殊應用積體電 路。在ASIC内實施系統功能性最小化了介接多個積體電路 所需之晶片計數（chip count)及緊連邏輯（gllie 1〇gic)。減少 之晶片計數通常允許器件之較小實體佔據面積而不犧牲任 何功能性。 ASIC晶粒内之面積量為有限的，且在asic内實施之功 能區塊需要經大小、速度及功率最佳化以改良總Asic設計 之功能性。專用於FFT之資源量可經最小化以限制·專用於 FFT之可用資源的百分比。然而需要充足之資源專用於 FFT從而確保使用足以支援系統需求之速度執行轉換。此 外，需要最小化藉由FFT模組消耗之功率的量以最小化電 源要求及相關聯熱耗散。另外’因為通用電信應用需要即 時地完成計算’所以需要最佳化FFT計算速度。 因此，在此項技術中需要最佳化FFT架構以用於在積體 電路（諸如ASIC)内實施的技術。 【發明内容】 本文描述快速傅利葉轉換（FFT)及反向快速傅利葉轉換 120026.doc 200805087 (IFFT)之有效計算的技術。 在某些態樣中，使用裝置以達成I/FFT之計算，該裝置 具有一記憶體及一具有一或多個暫存器及一無延遲管線 (delayless pipeline)之快速傅利葉轉換引擎（FFTe)，該FFTe ^ 經組態以自主記憶體接收多點輸入、將所接收之輸入儲存 於一或多個暫存器中之至少一者中，及使用無延遲管線計 算對該輸入之快速傅利葉轉換（FFT)及反向快速傅利葉轉 換（IFFT)中的一者或兩者。計算對該輸入之快速傅利葉轉 ® 換（FFT)及反向快速傅利葉轉換（IFFT)中之一者或兩者可使 用無間隙管線。FFTe可具有基數8蝶形核心。FFTe可具有 基數4蝶形核心。FFTe可具有至少64個暫存器。該FFTe可 進一步包括複數乘法器，其中至少64個暫存器中之56個暫 存器接收來自該等複數乘法器之輸入。至少64個暫存器中 之32個暫存器可接收來自主記憶體的輸入。FFTe可經組態 以接收z點多點輸入，其中z為5 12之倍數。FFTe可進一步 _ 經組態以輸出經計算之轉換。FFTe可經組態以在讀取第一 輸入之後X溆循環時開始寫入輸出，其中jc為8加上管線延 遲。FFTe可經組態以在讀取第一輸入之後；；溆循環時完成 寫入輸出，其中y為16加上管線延遲。FFTe可包括第一組 加法器，該第一組加法器經組態以讀取第一組輸入，且該 ' 第一輸入在由第一組加法器讀取之前經位元反轉（bit- reversed)。 在其他態樣中，使用快速傅利葉轉換引擎（FFTe)達成 Ι/FFT之計算，該FFTe經組態以自主記憶體接收多點輸 120026.doc 200805087 入、將所接收之輸入儲存於一或多個暫存器中的至少一者 中，及使用無延遲管線計算對該輸入之快速傅利葉轉換 (FFT)及反向快速傅利葉轉換（IFFT)中之一者或兩者。 FFTe可進一步經組態以使用無間隙管線以計算對該輸入之 快速傅利葉轉換（FFT)及反向快速傅利葉轉換（n?FT)中之一 者或兩者。FFTe可進一步經組態以使用基數8蝶形核心以 計算快速傅利葉轉換（FFT)及反向快速傅利葉轉換(ifft)中 之一者或兩者。FFTe可進一步經組態以使用基數4蝶形核 心以計算快速傅利葉轉換（FFT)及反向快速傅利葉轉換 (IFFT)中之一者或兩者。；pFTe可進一步經組態以將所接收 之輸入儲存在至少64個暫存器中。FFTe可進一步經組態以 儲存來自複數乘法器之所接收輸入，其中至少64個暫存器 中之56個暫存器接收來自該等複數乘法器的輸入。 進一步經組態以將自主記憶體所接收之輸入儲存在至少64 個暫存器中的32個暫存器中。FFTe可經進—步組態以接收 z點多點輸入，其中2為512之倍數。”心可進一步經組態 以輸出經計算之轉換。FFTe可經進一步組態以在讀取第一 輸入之後X窗循環時開始寫入輸出，其中文為8加上管線延 遲。FFTe可經進一步組態以在讀取第一輸入之後γ愈循環 時完成寫入輸出，其中^；為16加上管線延遲。FFTe可包括 第一組加法器，其經組態以讀取第一組輸入，且該第一輸 入在由第一組加法器讀取之前經位元反轉。 在其他恶樣中，使用一方法達成Ι/FFT之計算，該方法 包括··提供一記憶體；提供一快速傅利葉轉換引擎 120026.doc 200805087 (FFTe)，該引擎具有一或多個暫存器及一無延遲管線；組 恶該FFTe以自主記憶體接收多點輪入；將所接收之輸入儲 存於一或多個暫存器中的至少一者中；及使用無延遲管線 計算對該輸入之快速傅利葉轉換（FFT)及反向快速傅利葉 轉換（IFFT)中之一者或兩者。FFTe可進一步包括提供無間 隙管線。FFTe可包括提供基數8蝶形核心。冗^可包括提 供基數4蝶形核心。FFTe可包括提供至少以個暫存器。 FFTe可進一步包括提供複數乘法器，其中至少㈣個暫存器 中之56個暫存器接收來自複數乘法器之輸入。FFTe可包括 提供至少64個暫存器中之32個暫存器以接收來自主記憶體 之輸入。FFTe可經組態以接收多點輸入，該多點輸入包含 組態該FFTe以接收z點多點輸入，其中2為512之倍數。 FFTe可經組態以進一步包括輸出經計算之轉換。可包 括在讀取第一輸入之後文溆循環時開始寫入輸出，其中X為 ^加/管線延遲。FFTe可包括在讀取第一輸入之後少裔循環 時完成寫入輸出，其中少為16加上管線延遲。FFTe可進一 步包括第一組加法器，其經組態以讀取第一組輸入，且該 第一輸入在由第一組加法器讀取之前經位元反轉。 在某些態樣中，使用一處理系統達成I/FFT之計算，該 處理系統具有··用於儲存第一資料之構件；用於較儲存第 一資料之構件快速地儲存第二資料之一或多個構件；用於 自儲存第一資料之構件接收多點輸入之構件；用於將所接 收之輸入儲存在用於儲存第二資料之一或多個構件之至少 者中的構件；及用於使用無延遲管線計算對該輸入之快 120026.doc 200805087 速傅利葉轉換（FFT)及反向快速傅利葉轉換（IFFT)中之一者 或兩者的構件。該處理系統可進一步經包括用於使用無間 隙官線計算對該輸入之快速傅利葉轉換（FFT)及反向快速 傅利葉轉換（IFFT)中之一者或兩者的構件。該處理系統可

進步包括用於使用基數8蝶形核心以處理資料之構件。 該處理系統可進一步包括用於使用基數4蝶形核心以處理 貝料之構件。該處理系統可進—步包括用於將所接收之輸 入儲存在用於儲存第二資料之至少64個構件中的構件。該 處理系統可進-步包㈣於計算複數乘法器之構件，其中 用於儲存第二資料之至少64構件中⑽個構件接收來自用 於计算複數乘法器之構件的輸入。該處理系統可進一步包 括用於接收來自用於儲存第_f料之構件的輸人之構件， 其中該等構件中之32個構件用於將所接收之輸人儲存在用 於儲存第二資料之-或多個構件中的至少一者中。該處理 系統可進-步包括用於接收來自用於儲存第—資料之構件 的5i2點輸入之構件。該處理系統可進一步包括用於輸出 經計算轉換之構件。該處理W可進4⑽㈣無延€ 管線計算對該輸人之快速傅利葉轉換（fft)及反向快速傅 利葉轉換（IFFT)中之者或兩者的構件，該組態以 在讀取第-輸人之後續循環時開始寫人輸出，其中々8 加上管線延遲。該處理系統可進—步包㈣於使用無延遲 管線計算《輸人之快速傅利葉轉換（fft)及反向快速傅 利葉轉換（耐）中之-者或兩者的構件，該經組態以 在讀取第-輸人之後讀循環時完成寫人輸出，其中病16 120026.doc -11- 200805087 加上管線延遲。該處理系統可進一步包括用於使用無延遲 管線計算對該輸入之快速傅利葉轉換（FFT)及反向快速傅 利葉轉換（IFFT)中之一者或兩者的構件，該FFT〇i組態以 包括第一組加法器，該第一組加法器經組態以讀取第一組 輸入，且該第一組輸入在由第一組加法器讀取之前經位元 反轉。 在其他態樣中，使用一電腦可讀媒體以達成I/FFT之計 算，該電腦可讀媒體含有供I/FFT處理器執行計#I/FFT之 方法的一組指令，該等指令包括：自主記憶體接收多點輸 入之$式，將所接收之輪入儲存於一或多個暫存器之至少 者中的常式；及使用無延遲管線計算對該輸入之快速傅 利葉轉換（FFT)及反向快速傅利葉轉換（IFFT)之一者或兩者 的指令。FFTe可進一步經組態以使用無間隙管線以計算對 該輸入之快速傅利葉轉換（FFT)及反向快速傅利葉轉換 (IFFT)中之一者或兩者。；pFTe可進一步經組態以使用基數 8蝶形核心以計算快速傅利葉轉換（FFT)及反向快速傅利葉 轉換（IFFT)中之一者或兩者。卯^可進一步經組態以使用 基數4蝶形核心以計算快速傅利葉轉換（FFT)及反向快速傅 利葉轉換（IFFT)中之一者或兩者。FFTe可進一步經組態以 將所接收之輸入儲存在至少64個暫存器中。FFTe可進一步 經組態以儲存來自複數乘法器之所接收輸入，其中至少64 個暫存器中之56個暫存器接收來自該等複數乘法器的輸 入。FFTe可進一步經組態以將自主記憶體接收之輸入儲存 在至少64個暫存器中之32個暫存器中。FFTe可經進一步組 120026.doc •12- 200805087 態以接收Z點多點輸入，其中z為5 12之倍數。FFTe可進一 步經組態以輸出經計算之轉換。FFTe可經進一步組態以在 讀取第一輸入之後x#循環時開始寫入輸出，其中X為8加 上管線延遲。FFTe可經進一步組態以在讀取第一輸入之後 少愈循環時完成寫入輸出，其中少為16加上管線延遲。FFTe 可包括第一組加法器，該第一組加法器經組態以讀取第一 組輸入，且該第一輸入在由第一組加法器讀取之前經位元 反轉。 下文進一步詳細描述本發明之各種態樣及實施例。 【實施方式】 本文使用單詞”例示性”以意味著”充當一實例、例子或 說明n。不必將本文中描述為π例示性”之任何實施例或設 計解釋為較佳於或優於其他實施例或設計。 本文所描述之FFT技術可用於各種應用，諸如通信系 統、信號濾波器及放大、信號處理、光學處理、震波反射 (seismic reflection)、影像處理等。本文所描述之FFT技術 亦可用於無線通信系統，諸如蜂巢式系統、廣播系統、無 線區域網路（WLAN)系統等。蜂巢式系統可為碼分多重存 取（CDMA)系統、時分多重存取（TDMA)系統、頻分多重存 取（FDMA)系統、正交頻分多重存取（OFDMA)系統、單一 載波FDMA(SC-FDMA)系統等。廣播系統可為MediaFLO系 統、掌上型數位視訊廣播（DVB-Η)系統、地面電視廣播整 合服務數位廣播（ISDB-T)系統等。WLAN系統可為IEEE 802.11系統、Wi-Fi系統、WiMax系統等。此等各種系統係 120026.doc -13- 200805087 為此項技術所已知。 本文所描述之FFT技術可用於具有單一副載波之系統及 具有多重副載波之系統。可使用OFDM、SC-FDMA或某其 他調變技術以獲得多重副載波。OFDM及SC-FDMA將一頻 ； 帶（例如系統頻寬）分割為多個正交副載波，該等載波亦稱 為音調、二進位（bin)等。可以資料對每一副載波進行調 變。通常，利用OFDM在頻域中於副載波上發送調變符 號，且利用SC-FDMA在時域中於副載波上發送調變符 ® 號。OFDM係用於各種系統中，諸如MediaFLO、DVB-Η及 ISDB-T廣播系統、IEEE 802.11a/g WLAN系統，及某些蜂 巢式系統。以下關於使用OFDM之廣播系統（例如 MediaFLO系統）描述AGC技術的某些態樣及實施例。 可使用實施計算邏輯之任何已知方法來實施本文所述之 方塊圖。實施計算邏輯之方法的實例包括場可程式閘陣列 (FPGA)、特殊應用積體電路（ASIC)、複雜可程式邏輯器件 • (CPLD)、整合光學電路(integrated optical ciixuit)(IOC)、 微處理器等。 本文揭示適用於FFT或反向FFT(IFFT)之硬體架構、併入 有FFT模組之器件，及執行FFT或IFFT之方法。該FFT架構 可經一般化（generalize)以允許經由使用基數8 FFT模組而 實施8'點（η為自然數）之FFT。舉例而言，FFT架構可經一 般化以允許實施512點之FFT(83)。FFT架構允許最小化用 於執行基數8之FFT之循環的數目同時維持較小晶片面積。 詳言之，FFT架構組態記憶體及暫存器間隔以最佳化在原 120026.doc -14 - 200805087 位FFT(in place FFT)期間執行之記憶體存取的數目。 此FFT架構之一般化（亦在本揭示之範疇内）可併入有其 他階段次序及組合。舉例而言，FFT架構之一些實施例可 藉由繞過I/FFT處理之第三階段而傳遞基數4 FFT。此允許 FFTe執行2048點FFT(8x8x8x4)。在其他實施例中，卩卩11架

構亦可藉由繞過I/FFT處理之第二及第三階段而傳遞基數2 結果。在使用小於基數8之結果且將執行後續FFT運算的狀 況下’旋繞係數（twiddle coefficient)將併入有不同組合。 舉例而言，一產生2048點FFT之組合為基數8繼之以基數 8，繼之以另一基數8，及繼之以基數4。若運算係以不同 次序進行（例如基數8隨後基數8隨後基數4隨後基數8)，則 將再次得到2〇48點FFT，但旋繞係數對於運算之第三及第 四階段中的基數4及基數8將為不同的。 圖1為無線通信系統100之一些實施例的簡化功能方塊圖 且說明FFT官線之一些實施例。該系統包括可與使用者終 端110通信之一或多個固定元件。使用者終端n〇可為（例 如）無線電話，其經組態以根據一或多個通信標準而操 作。舉例而言，使用者終端11〇可經組態以自第一通信網 路接收無線電話信號且可經組態以自第二通信網路接收資 料及資訊。 ' 一使用者終端U0可為攜帶型單元、移動單元，或固定單 兀。使用者終端11G亦可被稱為移動單元、移動終端、移 :台、使用者設備、攜帶型設備、電話，及其類似物。儘 官圖1中僅展示單-使用者終端110，但應瞭解，典型無線 120026.doc -15 - 200805087 通仏系統100具有與多個使用者終端u 〇通信之能力。 使用者終端110通常與一或多個基地台12〇&或12〇b通 信，此處將基地台描述為分區蜂巢式塔。使用者終端i 10 通常將與在使用者終端110内之接收器處提供最強信號強 度之基地台進行通信（例如120b)。 基地台120a及120b中每一者可耦合至基地台控制器 (BSC)130，該基地台控制器將通信信號投送至適當基地台 120a及120b及自適當基地台12〇&及12〇b投送通信信號。 BSC 130耦合至行動交換中心（MSC)14〇，該行動交換中心 可經組態以作為使用者終端11〇與公眾交換電話網路 (PSTN)150之間的介面而操作。MSC 14〇亦可經組態以作 為使用者終端110與網路160之間的介面而操作。網路16〇 可為（例如）區域網路（LAN)或廣域網路（WAN)。在一些實 施例中，網路160包括網際網路。因此，MSC ι4〇耦合至 PSTN 150及網路160。MSC 140亦可耦合至一或多個媒體 源170。媒體源170可為（例如）由系統提供者提供之媒體 庫’該媒體庫可藉由使用者終端加以存取。舉例而言，系 統提供者可提供可藉由使用者終端110按需求存取的視訊 或某其他形式之媒體。MSC 140亦可經組態以協調與其他 通“糸統（未圖示）之系統間交遞。 無線通信系統100亦可包括廣播發射器丨80，其經組態以 將信號傳輸至使用者終端11 〇。在一些實施例中，廣播發 射器180可與基地台120a& 120b相關聯。在其他實施例 中，廣播發射器180可不同於（且獨立於）含有基地台12〇a& 120026.doc -16 - 200805087 12扑之無線電話系統。廣播發射器180可為（但不限於）音訊 發射器、視訊發射器、無線電發射器、電視發射器及其類 似發射器，或某種發射器組合。儘管無線通信系統1〇()中 僅展示一個廣播發射器180 ,但無線通信系統1〇〇可經組態 以支援多個廣播發射器180。 複數個廣播發射器180可在重疊的覆蓋區域中傳輸信 號。使用者終端110可同時地自複數個廣播發射器18〇接收 仏遗。複數個廣播發射器1 80可經組態以廣播相同、不同 或類似之廣播信號。舉例而言，具有重疊於第一廣播發射 器之覆蓋區域的覆蓋區域之第二廣播發射器亦可廣播由第 一廣播發射器廣播之資訊的子集。 廣播發射器180可經組態以自廣播媒體源182接收資料且 可經組態以編碼該資料、基於經編碼之資料而調變信號， 及將經調變之資料廣播至服務區域，在該服務區域處使用 者終端110可接收經調變資料。 在一些實施例中，基地台120a及120b中之一者或兩者及 廣播發射器180傳輸正交分頻多工（OFDM)信號。OFDM信 號可包括複數個OFDM符號，該等OFDM符號經調變至在 預定操作頻帶之一或多個載波。 OFDM通信系統將OFDM用於資料及前導傳輸。OFDM為 將總系統頻寬分割為多個（K)正交子頻帶（frequenCy subband)之多載波調變技術。此等子頻帶亦被稱為音調、 載波、副載波、區間，及頻道。在使用OFDM的情況下， 每一子頻帶與可用資料調變之各別副載波相關聯。 120026.doc •17- 200805087 OFDM系統中之發射器（諸如廣播發射器⑽)可同時向若 干無線設備傳輸多個資料流。此等資料流可在本質上為連 續的或叢發性的，可具有固定或可變之資料速率，、且可使 用相同或不同之編碼及調變機制。發射器亦可傳輸一前導 ‘ 卩輔助無線設備執行眾多魏，諸如時間同步、頻率追 I、頻道估計等。前導是發射器與接收器事先已知之一種 傳輸。 ㈣發射II18G可根據交錯子頻帶結構而傳輸_灣 號。OFDM交錯結構包括總共〖個子頻帶，其中κ>ι。口個 子頻帶可用於資料及前等傳輸且被稱為可用子頻帶，其中 USK。剩餘G個子頻帶未被使用且係稱為保護子頻帶 (guard subband)，其中G=K_u。作為實例，該系統可利用 具有總共K=4096個子頻帶、u=40〇〇個可用子頻帶及g=96 個保護子頻帶之0FDM結構。為簡便起見，以下描述假定 所有總共κ個子頻帶為可用的且被指派有〇至ku之指數， _ 所以U=K且G=0。 總共κ個子頻帶可排列為M個交錯或非重疊子頻帶組。 因為總共K個子頻帶中之每一者屬於一個交錯，所以“個 父錯為非重疊的或不相交的。每一交錯含有P個子頻帶， 其中P=K/M。每一交錯中之P個子頻帶可均一分佈於總共κ 個子頻帶上，使得交錯中之連續子頻帶以Μ個子頻帶間隔 開。舉例而言，交錯〇可含有子頻帶〇、Μ、2Μ等，交錯i 可含有子頻帶1、M+1、2M+1等，且交錯μ]可含有子頻 帶Μ-1、2Μ-1、3Μ-1等。對於以上所述κ=4〇96之例示性 120026.doc -18- 200805087 p5i構而可形成M=8個交錯，且每__交錯可含有 固子頻帶，該等子頻帶以八個子頻帶而均勾間隔 開。因此每—交錯中之⑽子頻帶與其他個交錯之每一 者中的P個子頻帶交錯。

通常，廣播發射器180可實施具有任何數目之總子頻 帶、可用子頻帶及保護子頻帶之任何0FDM結構。亦可形 成任何數目之交錯。每-交錯可含有任何數目之子頻帶及 總共κ個子頻帶中之任-者。該等交錯可含有相同或不同 數目之子頻甲。為簡便起見，大多數以下描述係關於具有 8個父錯且每一交錯含有卜512個均一分佈之子頻帶的 乂錯子頻帶結構。此子頻帶結構提供若干優點。第一，因 每^ 乂錯合有自整個系統頻寬上取得之子頻帶，所以達成 頻率分集（freqUeney diversity)。第二，無線設備可藉由執 行邛刀p點快速傅利葉轉換（FFT)而非完全尺點fft而恢復 在給疋父錯上發送之資料或前導，此可簡化該無線設備處 的處理。 廣播發射器180可在一或多個交錯上傳輸分頻多工 (FDM)則導以允許無線器件執行各種功能，諸如頻道估 十頻率追縱、時間追縱等。前導係由藉由基地台與無線 器件已知為先驗的調變符號構成，其亦被稱為先驗符號。 使用者終端11〇可基於所接收之前導符號及已知所傳輸前 ‘符说而估計無線頻道之頻率回應。使用者終端110能夠 在用於前導傳輸之每一子頻帶取樣無線頻道之頻譜。 系統100可在〇FDM系統中界定M個時槽以促進資料流至 120026.doc •19- 200805087

映射。可將每一時槽視為傳輸單元或用於發送資料 件。用於資料之時槽係稱為資料槽，用於前導 $槽係稱為前導時槽。可向M個時槽指派仏心之指 ^時槽〇可用於前導，且時⑴至⑹可用於資料。可在 時槽1至Μ-i上發送資料流。使用具固定指數之時槽可簡化 =槽分配至資料流。可以—時間間隔將每—時槽映射至 :交錯。可基於可達成頻率分集及良好頻道估計及债測效 能之任何時槽至交錯映射機制而以不同時間間隔將難時 槽映射至Μ個交錯中的不同交錯。通常，_間間隔可橫越 一或多個符號循環。以下描述假定—時間間隔橫越一符號 循環。 圖2為可實施於（例如）圖丨之使用者終端中之〇fdm接收 器200的簡化功能方塊圖。接收器2〇〇可經組態以實施如本 文所描述之FFT處理區塊以執行所接收〇FDM符號的處 理。 接收器200包括接收射頻處理器21〇，其經組態以在射頻 頻道上接收所傳輸之射頻OFDM符號，處理該等符號並將 該等符號頻率變換為基頻OFDM符號或實質上基頻信號。 若自基頻信號之頻率偏移為信號頻寬之部分（fracti〇n)，或 若信號處於足夠低之中間頻率以允許直接處理該信號而不 需要進一步頻率變換，則實質上可將該信號稱為基頻信 號。來自接收射頻處理器210之OFDM符號耦合至訊框同步 器 220。 訊框同步器220可經組態以使接收器200與符號時序同 120026.doc -20- 200805087 步。在一些實施例中，訊框同步器可經組態以使接收器與 超訊框時序同步及與超訊框内之符號時序同步。 訊框同步器220可經組態以基於眾多符號而判定一交 錯’該等符號係重複時槽至交錯映射所需的。在一些實施 例中，時槽至交錯映射可在每14個符號之後重複。訊框同 步器220可自符號計數而判定模14符號指數。接收器2〇〇可 使用模14符號指數以判定前導交錯以及對應於經指派資料 槽之一或多個交錯。 訊框同步器220可基於眾多因子且使用眾多技術而使接 收器時序同步。舉例而言，訊框同步器22〇可解調變 符號且可自解調變之符號而判定超訊框時序。在其他實施 例中，訊框同步器220可基於在一或多個符號内（例如在附 加項頻道（overhead channel)中）所接收之資訊而判定超訊 框時序。在其他實施例中，訊框同步器22〇可藉由在一不 同頻道上接收資訊而使接收器2〇〇同步，諸如藉由解調變 不Π於OFDM付號而接收之附加項頻道而使接收器2〇〇同 步。當然，訊框同步器220可使用達成同步之任何方式， 且達成同步之方式不必限制判定模符號計數之方式。 訊框同步器220之輸出耦合至樣本映射23〇，該樣本映射 可經組態以解調變0FDM符號並將符號樣本或晶片自串列 資料路徑映射至複數個並列資料路徑中任一者。舉例而 吕，樣本映射230可經組態以將〇FDM晶片中每一者映射至 對應於OFDM系統中之子頻帶或副載波之數目的複數個並 列資料路徑中之一者。 120026.doc -21 · 200805087 樣本映射230之輸出耦合至FFt模組24〇，該FFT模組經 組態以將OFDM符號轉換為對應頻域子頻帶。FFT模組 可經組態以基於模14符號計數而判定對應於前導時槽之交 錯。FFT模組240可經組態以將一或多個子頻帶（諸如預定 前導子頻帶）耦合至頻道估計器250。前導子頻帶可為（例 如）橫越OFDM符號之頻寬的一或多個等間隔組之〇1?1)]^子 頻帶。 頻道估計器250經組態以使用前導子頻帶來估計對所接 收OFDM符號具有效應之各種頻道。在一些實施例中，頻 道估計器250可經組態以判定對應於資料子頻帶中每一者 之頻道估計。 來自FFT模組240及頻道估計之子頻帶耦合至副載波符號 解交錯編排器（deinterleaver)260。符號解交錯編排器26〇可 經組態以基於對一或多個經指派資料槽之瞭解及基於對應 於經指派資料槽之經交錯編排子頻帶而判定交錯。 符號解交錯編排器260可經組態以（例如）解調變對應於 經指派資料交錯之副載波中的每一者及自經解調變資料產 生串列資料流。在其他實施例中，符號解交錯編排器260 可經組悲以解调變對應於經指派資料交錯之副載波中的每 一者及產生並列資料流。在其他實施例中，符號解交錯編 排器260可經組態以產生對應於經指派時槽之資料交錯的 並列資料流。 符號解交錯編排器260之輸出耦合至基頻處理器270,該 基頻處理器經組態以進一步處理所接收之資料。舉例而 120026.doc -22- 200805087 言，基頻處理器270可經組態以將所接收之資料處理為具 有音訊及視訊之多媒體資料流。基頻處理器270可將經處 理之信號發送至一或多個輸出器件（未圖示）。 圖3為在OFDM系統中操作之接收器的FFT處理器300之 一些實施例的簡化功能方塊圖。FFT處理器300可用於（例 如）圖1之無線通信系統中或圖2之接收器中。在一些實施 例中，FFT處理器300可經組態以執行圖2之接收器實施例 之訊框同步器、FFT模組及頻道估計器的部分或所有功 能。 可將FFT處理器300實施於單一積體電路（1C)基板上之1C 中以提供OFDM接收器設計之處理部分的單一晶片解決方 案。或者，可將FFT處理器300實施於複數個1C或基板上且 將其作為一或多個晶片或模組進行封裝。舉例而言，FFT 處理器300可具有在第一 1C上執行之處理部分且該等處理 部分可與不同於第一 1C之一或多個儲存器件上之記憶體介 接。 FFT處理器300包括解調變區塊310，該解調變區塊耦合 至一互連FFT計算區塊360及頻道估計器380之記憶體架構 320。符號映射區塊350(在其中對符號進行映射）可視需要 被包括為FFT處理器300之部分，或可實施於不同區塊内， 該不同區塊可能（或可能不會）實施於相同於FFT處理器300 的基板或1C上。在符號映射區塊350中亦出現符號解交錯 編排。符號映射區塊之一說明性實例為對數相似度（log likelihood) 〇 120026.doc -23- 200805087 解調變、FFT、頻道估計及符號映射模組對樣本值執行 運算。記憶體架構320允許任何此等模組在給定時間存取 任何區塊。藉由臨時分割記憶體組（meinory bank)而簡化 交換邏輯(switching logic)。 一記憶體組係由解調變區塊310重複地使用。FFT計算區 塊320存取正在主動處理之記憶體組。頻道估計區塊38〇存 取當前經處理之記憶體組的前導資訊。符號映射區塊35〇 存取含最舊樣本之記憶體組。 解调變區塊3 10包括耦合至係數R〇M 3 14之解調變器 312。解調變區塊310處理時間同步之〇Fdm符號以恢復前 導及資料交錯。在以上所描述之實例中，〇FDM符號包括 分割為8個不同交錯之4096個子頻帶，其中每一交錯具有 在整個4096子頻帶上均一間隔之子頻帶。 解調變器312將傳入之4096個樣本組織為八個交錯。解 調變器以w(n)=e-j2Tin/512旋轉每一傳入樣本，其中n表示 交錯0至7。前512個值經旋轉及儲存於每一交錯中。對於 隨後之每一組512個樣本，解調變器312旋轉且隨後添加該 等值。每一交錯中每一記憶體位置將具有經累加之八個經 方疋轉樣本。父錯〇中之值未經旋轉，僅被累加。解調變器 3 12可表示比用於表示輸入樣本大之數目之位元中的經旋 轉及經累加值以容納由累加及旋轉引起之增長。 係數ROM 314用於儲存複數旋轉係數。因為交錯〇不需 要任何旋轉，所以對於每-傳人樣本需要七個係數。係數 ROM 314可經上升緣觸發，此可引起自解調變區塊接 120026.doc -24- 200805087 收到樣本時開始的1循環延遲。 —解調變區塊3丨〇可經組態以登記自係數R 〇 M 3丨4操取之 每二係數值。登記該係數值之動作在係數值自身可被使用 之前添加了另一循環延遲。 對於每一傳入樣本，使用七個不同係數，每一係數具有 一不同位址。使用七個計數器以查找不同係數。每一計數 器係以其交錯數目而遞增；對於每一新樣本（例如），交錯i 以1遞增，同時交錯7以7遞增。建立一R〇M影像以將所需 之所有七個係數容納於單-列中或使用七個不同r〇m通常 為不實用的。因此，當新樣本到達時，解調變管線藉由提 取係數值而啟動。 為減少係數記憶體之大小，儲存〇與π/4之間的〇〇8及 sIN值。未發送至記憶體之係數位址的三個最有效位元 (MSB)可用於將該等值前導至適當象限。因此，未立即登 記自係數ROM 314讀取之值。 記憶體架構320包括耦合至多個記憶體組32牦至32牝之 輸入多工器322。記憶體組324a至324c耦合至記憶體控制 區塊326 ’該控制區塊包括一多工器，該多工器能夠將值 自記憶體組324a至324c中每一者投送至各種模組。 記憶體架構320亦包括用於前導觀察處理之記憶體及控 制器。§己fe體架構3 2 0包括輸入前導選擇多工器3 3 〇，該輪 入前導選擇多工器將則導觀察耦合至複數個前導觀察記憶 體332a至332c中任一者。該複數個前導觀察記憶體33仏至 3 32c耦合至一輸出前導選擇多工器3 34以允許選擇任何記 120026.doc •25- 200805087 憶體之内容用於處理。記憶體架構320亦可包括複數個記 憶體部分342a至342b以儲存自前導觀察判定之經處理頻道 估計。 可使用傅利葉轉換（諸如FFT)方便地處理用於產生OFDM 符號之正交頻率。FFT計算區塊360可包括眾多元件，該等 元件經組態以執行一或多個預定因次（dimension)之有效 FFT及反向FFT(IFFT)運算。通常，因此為二之冪，但FFT 或IFFT運算並不限於作為二之冪的因次。 FFT計算區塊360包括蝶形核心370，該蝶形核心可對自 記憶體架構320或轉置暫存器364擷取之複數資料進行操 作。FFT計算區塊360包括蝶形輸入多工器362，該蝶形輸 入多工器經組態以在記憶體架構320與轉置暫存器354之間 選擇。蝶形核心370與複數乘法器366及旋轉記憶體 (twiddle memory)368相結合地操作以執行蝶形運算。 頻道估計器380可包括前導解擾亂器382，該前導解擾亂 器與PN序列器384相結合地操作以解擾亂前導樣本。相位 斜坡模組（phase ramp module)3 86操作以將前導觀察自前導 交錯編排旋轉為各種資料交錯編排中任一者。相位斜坡係 數記憶體388用於儲存在可能之交錯編排中旋轉樣本所需 之相位斜坡資訊。 . 時間濾波器392可經組態以在多個符號上時間濾波多個 前導觀察。來自時間濾波器392之經濾波輸出可儲存於記 憶體架構320中且在其返回至用於執行對基本子頻帶資料 之解碼的符號映射區塊350中之記憶體架構320之前藉由定 120026.doc -26 - 200805087 限器（thresholder)394對其進行進一步處理。 頻道估計器380可包括頻道估計輸出多工器390以將各種 頻道估計器輸出值（包括中間及最終輸出值）介接至記憶體 架構320。 圖4為關於OFDM接收器中其他信號處理區塊之FFT處理 器400之一些實施例的簡化功能方塊圖。TDM前導取得模 組402產生FFT處理器400之初始符號同步及時序。傳入之 同相（I)及正交（Q)樣本耦合至AGC模組404，該八0(：模組操 作以實施增益及頻率控制迴路，該等迴路將信號維持於所 要振幅及頻率誤差内。在一些實施例中，可使用訊框同步 器而非術語TDM前導取得模組。在訊框同步器區塊中執行 AFC功能，同時可在訊框同步器（自圖2接收射頻處理）之前 執行AGC功能。 控制處理器408執行FFT處理器400之高位準控制。控制 處理器408可為（例如）通用處理器或精簡指令集電腦（RISC) 處理器，諸如藉由ARM™設計之彼等處理器。控制處理器 408可（例如）藉由控制符號同步而控制FFT處理器408之操 作、選擇性地控制FFT處理器400之狀態使其為作用中或睡 眠狀態，或者控制FFT處理器400之操作。 FFT處理器400内之控制邏輯410可用於介接FFT處理器 400之各種内部模組。控制邏輯410亦可包括用於與FFT處 理器400之外部的其他模組介接之邏輯。 I及Q樣本耦合至FFT處理器400，且更特定言之耦合至 FFT處理器400之解調變區塊310。解調變區塊310操作以將 120026.doc -27- 200805087 樣本分離至預定數目之交錯。解調變區塊3 1〇與記憶體架 構320介接以將用於處理及傳遞之樣本儲存至用於解碼基 本資料之符號映射區塊3 50。 記憶體架構320可包括記憶體控制器412，該記憶體控制 器用於控制對記憶體架構320内各種記憶體組之存取。舉 例而B，記憶體控制器412可經組態以允許列寫入至各種 記憶體組内之位置。 5己體架構320可包括用於儲存ffT資料之複數個fft RAM 420a至420c。此外，可使用複數個時間濾波器記憶 體430a至43〇c以儲存時間濾波器資料，諸如儲存用於產生 頻道估計之前導觀察。 分離頻道估計記憶體44(^至44〇13可用於儲存來自頻道估 汁器380之頻道估计結果。頻道估計器380可在判定頻道估 計時使用頻道估計記憶體44〇&至44〇13。 FFT處理器400包括FFT計算區塊，其用於執行fft運算 之至少部分。在圖4之實施例中，FFT計算區塊為8點卩叮 引擎460。8點FFT引擎46〇對於處理以上所述〇fdm系統結 構之說明性實例為有利的。如先前所描述，每—〇fdm符 號包括4096個子頻帶，該等子頻帶各自分割為具512個子 頻帶3之8個交錯。每一交錯中之子頻帶的數目(512)為8之立 方（8 -512)。因此，可使用基數8 fft在三個階段中執行 512點FFT。事實上，因為4〇96為8之四次幕，所以可僅以 -額外FFT階段執行彻6點贿，總共為四個階段。 8點FFT引擎460可包括蝶形核心37〇及轉置暫存器364(經 120026.doc -28- 200805087 調適以執行基數8 FFT)。正規化區塊462用於正規化藉由 蝶形核心370產生之乘積。正規化區塊462可操作以限制表 示在FFT之每一階段之後自蝶形核心輸出之值所需的記憶 體位置之位元增長。 圖5為FFT模組500之一些實施例的功能方塊圖。由於前 向轉換與反向轉換之間的對稱性，所以可於存在較小變化 的情況下將FFT模組500組態為Ι/FFT模組。FFT模組500可 實施於單一1C晶粒上（作為ASIC之部分、作為FPGA，或作 為邏輯實施之任何方法）。或者，可將FFT模組500實施為 彼此通信之多個元件。此外，FFT模組500並不限於特殊 FFT結構。舉例而言，FFT模組500可經組態以執行時間消 去（decimation in time)或頻率消去（decimation in frequency )FFT(以下分程1中進一步詳述）。圖5描述基數r FFT之一般情形且圖6描述基數8 FFT之特定情形。 回參看圖5，FFT模組500包括記憶體510，其經組態以儲 存待轉換之樣本。此外，因為FFT模組500經組態以執行轉 換之原位計算，所以記憶體510用於儲存FFT之每一階段的 結果及FFT模組500之輸出。 可部分地基於FFT之大小及FFT之基數而對記憶體510進 行大小設定。對於基數r之N點FFT(其中N=:rn)，記憶體510 可經大小設定以在rn-l列中儲存N個樣本，其中每列儲存r 個樣本。記憶體510可經組態以具有一寬度，該寬度等於 每樣本之位元數目乘以每列之樣本數目。記憶體5 10通常 經組態以將樣本作為實數及虛數分量而儲存。因此，對於 120026.doc -29- 200805087 基數2 FFT，記憶體510經組態以儲存每列兩個樣本，且可 將樣本作為第一樣本之實數部分、第一樣本之虛數部分、 弟一樣本之實數部分及第二樣本之虛數部分而儲存。若樣 本之每一分量經組態為1 〇位元，則記憶體5 1 〇使用每列4〇 位元。記憶體510可為具有足夠速度以支援模組操作之隨 機存取記憶體（RAM)。

記憶體510耦合至FFT引擎520，該FFT引擎經組態以執 行r點FFT。FFT模組500可經組態以執行砰丁，其中在部分 FF丁之後執行藉由旋轉因子進行之加權（亦稱為FFT蝴蝶）。 此組慇允許使用最小數目之乘法器以組態FFT引擎52〇，從 而最小化FFT引擎520之大小及複雜性。FFT引擎52〇可經 組態以自記憶體510擷取一列並對該列中之樣本執行卯工。 因此，FFT引擎520可擷取單一循環中之『點砰丁的所有樣 本。FFT引擎520可為（例如）管線化FFT引擎且可能能夠在 一時脈之不同相位上操縱該等列中之值。 FFT引擎520之輸出轉合至暫存器組53()。暫存器組53〇經 組態以基於FFT之基數而儲存眾多值。在一些實施例中， 暫存器組530可經組態以儲存仏。如該等樣本之狀況，儲 存於暫存器組中之值通常為具有實數分量及虛數分量之複 數值。 暫存器組5 3 0係用作臨日丰被左 卜I時儲存态，但經組態以用於快速 存取及提供不需要經由位址s治 田位址匯流排而存取之專用儲存位 置。舉例而言，暫存3^ έ 谇$組530中之暫存器的每一位元可實 施有一正反器。因此，盥★冬 ，、相田大小之記憶體位置相比，暫 120026.doc 200805087 存器使用多得多之晶粒面積。因為實際上不存在循環成本 以存取暫存器空間，所以特殊卯1模組500實施例可藉由操 縱暫存器組530及記憶體510之大小而為晶粒面積取捨 (trade off)速度。 暫存器組530可有益地經大小設定以儲存—值以使得可 直接（例如）藉由以列寫入值且以行讀取出值（或反之亦然） 而執行該等值之轉置。值轉置係用於對汀丁之所有階段維 持記憶體510中之FFT值的列對準。 第二記憶體540經組態以儲存用於加權FFT引擎52〇之輸 出的旋轉因子。在一些實施例中，FFT引擎52〇可經組態以 在計算部分FFT輸出（FFT蝴蝶）期間直接使用旋轉因子。對 於任何FFT，旋轉因子可為預定的。因此，儘管第二記憶 體540亦可經組悲為rAM或某其他類型之記憶體，但第二 圮憶體540可實施為唯讀記憶體（R〇M)、非揮發性記憶 體、非揮發性RAM ’或快閃可程式記憶體。第二記憶體 54〇可經大小設定以儲存個複數旋轉因 子，其中Ν=Γη。可自第二記憶體540省略某些旋轉因子（諸 如i、-l、j或-j)。此外，亦可自第二記憶體54〇省略相同值 之重複。因此’第二記憶體540中旋轉因子之數目可少於n 乘（η-υ。視FFT是否實施頻率消去演算法或時間消去演算 法而定’ -有效實施例可利用FFT之所㈣段的旋轉因子 為用於FFT之第一階段或最終階段中之旋轉因子的子集之 事實。· ^ 複數乘法器550a至550b耦合至暫存器組及第二記憶體 120026.doc 200805087

540。複數乘法器550a至550b經組態以使用來自第二記憶 體540之適當旋轉因子而加權儲存於暫存器組53〇中之 引擎520的輸出。圖5中所示實施例包括兩個複數乘法器 550a及550b。然而，可基於為晶粒面積進行的速度取捨而 選擇包括於FFT模組200中之複數乘法器（例如25〇勾之數 目。可在晶粒上實施較大數目之複數乘法器以加速FFT之 執行。然而，所增加之速度係以晶粒面積為代價而獲得。 其中粒面積較為關鍵，複數乘法器之數目可減少。通 常，因為r-Ι個複數乘法器足以並列地將所有非顯然旋轉因 子應用於FFT引擎520之輸出，所以當實施厂點吓丁引擎52〇 時，設計將不包括多於r-l個複數乘法器。作為實例，經組 態以執行8點基數2 FF 丁之FFT模組5〇〇可實施2個複數乘法 器’但可能實施1複數乘法器。 母-複數乘法器（例如550a)在每一乘法運算期間對來自 暫存器組530之單-值及儲存於第二記憶體⑽中之對應旋 轉因子進彳f運算。转在比純狀複數乘法少的複數乘 法器，則複數乘法器將對來自暫存器組530之多個FFT值執 複數乘法器（例如550a)之輸出係寫入至暫存器組 常寫入至向複數乘法器提供輸人之相同位置）。因此 複數乘法之後’暫存器組之内容表示相同FFT階段輸出， 而無^論複數乘法器是否實施於附引擎或與暫存器植 530相關聯（如圖5中所展示）。 耗合至暫存器組530之轉置掇έΒ 轉置核組532執行對暫存器組530 120026.doc -32- 200805087 之内容的轉置。轉置模組532可藉由重排暫存器值而轉置 暫存器内容。或者，轉置模組532可在自暫存器區塊53〇讀 取内容時轉置暫存器區塊530之該等内容。暫存器組53〇之 内容係在寫入回至向FFT引擎520供應輸入之列處的記憶體 510之前轉置。轉置暫存器組53〇值在FFT之所有階段中維 持FFT輸入之列結構。 處理器562結合指令記憶體564可經組態以執行模組之間 的資料流，且可經組態以執行圖5中一或多個區塊中的某 些區塊或所有區塊。舉例而言，指令記憶體564可作為前 導處理器562操縱FFT模組500中之資料的軟體而儲存一或 多個處理器可用指令。 可將處理器562及指令記憶體564實施為柯丁模組5〇〇之部 分或其可在FFT模組500之外部。或者，處理器562可在 FFT模組500之外部，而指令記憶體564可在FFT模組5〇〇之 内部且可為（例如）用於樣本之記憶體51〇之常見情況，或儲 存有旋轉因子之第二記憶體540的常見情況。 圖5所示實施例將速度與面積之間的取捨特徵化為演算 法基數之改變。對於實施Ν=Γν點FFT而言，可將所需循環 數目估計為·

其中， Ν —v = r數目， r 120026.doc -33- 200805087

待計算之基數r FFT rNFFT=rX執行r元素之向量的讀取、FFT、旋轉乘法及寫 入所用的時間。 假定NFFT為獨立於基數之常數。循環計數減少約 i/r(a(i/r))。實施所需之面積隨轉置所需之暫存器之數目 增加為r2而增加〇(r2)。暫存器數目及實施暫存器所需之面 積控制較大N的面積。 對於有關不同狀況可選擇提供所要速度之最小基數以實 施FFT。在假定模組之速度足夠的情況下，最小化基數最 小化了用於實施該模組之晶粒面積。 在些實施例中，使用頻率消去方法來實施5 12點 FFT(見分程u。此方法級聯三個基數8 FFT以達成512點 FFT 〇 Χ[64αλ + 8α2 + α3] = -1 ^ + + ^).wh〇x 1..ψ,1〇1 Ί ^ ^ =0 \^3 j j 其中 a!、a2、a3、b! ' b2、b3e{0…7} 2S=FFT之比例因子 分程1 頻率消去與時間消去之間的差為旋轉記憶體係數。因為 吾人使用基數8 FFT單元以實施512點FFT運算，所以存在 三個處理階段。 圖6為基數8 FFT模組600之一些實施例的功能方塊圖。 類似於圖5中之通用FFT模組500，由於前向轉換與反向轉 120026.doc -34- 200805087 換之間的對稱性，所以可以少許改變將基數8 FFT模組600 組態為IFFT模組。FFT模組600可實施於單一1C晶粒上（作 為ASIC之部分、作為FPGA，或作為邏輯實施之任何方 法）。或者，可將FFT模組600可實施為彼此通信之多個元 件。此外，基數8 FFT模組600並不限於特殊FFT結構。 基數8 FFT架構600包括樣本記憶體610，該樣本記憶體 經組態以具有足以每列儲存8個樣本之記憶體列寬度。因 此，該樣本記憶體經組態以具有64列之每列8個樣本。FFT ® 讀取區塊620經組態以自記憶體擷取列及對每一列中之樣 本執行8點FFT。 基數8 FFT模組600可包括分離處理器記憶體（未圖示）， 該分離處理器記憶體經組態以儲存待轉換之樣本。此外， 基數8 FFT模組600可包括一用於實施樣本轉換之分離處理 器（未圖示）。因為FFT模組600經組態以執行轉換之原位計 算，所以記憶體係用於儲存FFT之每一階段的結果及FFT 0 模組600之輸出。 讀取區塊620耦合至8點管線FFT區塊630，該8點管線 FFT區塊經組態以執行8點FFT計算。在一些實施例中，8 點管線FFT區塊630為計算一基數8之蝶形核心。另外，8點 管線FFT區塊630可程式化以用於FFT或IFFT計算。自記憶 、 體610讀取之值立即被登記。

來自8點管線FFT區塊630之輸出值係逐行寫入8x8轉置 記憶體650中。轉置記憶體650進一步耦合至四個複數乘法 器 660a、660b、660c、660d(共同地為 660)及一旋轉 ROM 120026.doc -35- 200805087 640。複數乘法器660自轉置記憶體65〇讀取旋轉係數、基 於來自旋轉ROM 640之指令執行計算，且將輸出寫入回至 轉置記憶體650。將輸出寫入至與輸入相同之位置（亦即替 代輸入資“）從而允許轉置記憶體維持恆定記憶體佔據面 積。如藉由複數乘法器660執行的讀取及寫入之次序及位 置的指令儲存在旋轉ROM 64〇中。旋轉尺〇]^ 64〇含有122 列之每列4個旋轉因子。來自轉置記憶體65〇之輸出亦逐列 寫入回至樣本記憶體61 〇。

8 x 8轉置§己憶體可實施於任何可寫資料儲存器中。記憶 體模組之貝例包括積體電路，諸如RAM、暫存器、快閃裝 置（Flash)、磁碟、光碟等。在某些較佳實施例中，基於相 比於其他資料儲存器之成本/效能取捨而使fflRAM。 叩丁區塊使用穿過基數8蝶形核心之三個頻道而執行單一 512點FFT。來自前兩個頻道之結果將其某些值乘以旋轉值 且將該等值正規化m值儲存於記憶體之單一列 中’所以該等值被讀取時之定序不同於該等值被寫入回時 的定序。若執行2k個卿Τ，則在將記憶體值發送至蝶形 核心之前對該等記憶體值進行轉置。 基數8 FFT需要8x8個暫存 所有64個暫存器接收來自 心之輸入。在此等暫存器中，56個暫存器接收來自 :數：法器之輸入且32個暫存器接收來自主記憶體之輸 核心之：主記憶體之輸入係寫入至暫存器之列。來自蝶形 ‘以群Π寫人至暫存器之行^來自複數乘法器之輸入 係以群組而執行。 120026.doc •36㈣ 200805087 所有64個暫存器經由正規化計算及暫存器而向主記憶體 發送輸出。對於I/FFT之每一類型及階段，正規化之次序 為不同的。具體言之，56個暫存器需要旋轉乘法。32個暫 存器將其值發送至蝶形核心。當將值發送至蝶形核心時， . 該等值係逐行地發送。當將值發送至複數乘法器時，該等 值係以群組而發送。 圖7為當以512點FFT之基數8模式操作核心時所使用之蝶 籲 形核心700的一些實施例之功能方塊圖。圖中展示fft蝶形 汁异及旋轉乘法之信號流。512點FFT使用64列（八個8點 FFT中每一者使用一列）及8行（8樣本/列）之樣本記憶體 61〇。暫存器區塊經組態為8x8矩陣（轉置記憶體65〇)。存 在出現於FFT處理期間的2，，旋轉”乘法。圖7中之旋轉乘法 係指與通過I/FFT蝴蝶之單一頻道相關聯之乘法。 樣本記憶體610之初始内容係各自排列於八行之八列 中。自樣本記憶體擷取列且對儲存於列中之值 ⑩=適當旋轉因子對結果加權，並將結果寫人暫存器組中。

Ik後在將暫存器組值寫入回樣本記憶體之前對該等暫存器 組值進行轉置。先前之暫存器值被覆寫以使執行計算之次 • 彳較為重要。然而，使用相同暫存器並小心定序之此方法 • 允許FFT之更快速計算及較小記憶體要求。圖喊外中對 此方法進行進一步描述。 回參看圖7，在於核心700中執行基數8抒丁時，首先在 第一組加法器之前對輸入進行讀取、位元反轉，並將其儲 存於暫存II中。對於基數8運算，位元反轉為完全3以反 120026.doc •37· 200805087 轉：0 + 0、B4、2 + 2、3今6、4+1、5 + 5、6 + 3、7 + 7。 接著’如圖7中所展示添加該等值中的每一者。舉例而 言’將D0加至D1以產生輸入至ΟιιΗ(Ο)。通常十。 至w3用於FFT運算。^/及一至冰7用於IFFT運算。具體言 之’表1中詳述了 取代。 FFT ----------- IFFT w° w° w1 W7 W2 ' W3 表1 為以實例說明，對於FFT，將A區域中之第4及第8個總 和乘以V。對於IFFT，此值變為/。 冰乘法實施如下： w =(^ + /2)(1 + )0) = / +沿。在/之狀況下，不需要進行修 改。 V2 V2。在/之狀況下，需要複數乘法器。 w =(了+沿)(〇-;ι)ϋ。在之狀況下，不同於對輸入之 實數部分執行2之互補求反（complement negation)且隨後相 加’使實數部分之值保留為不變且後續加法器改變為減法 器以得到正負號改變。 W + 70(*~?= ~ ^4=) ▽2 V2。在^之狀況下，需要複數乘法器。 w =(W0(-1+/〇)=-/-及。/之狀況不用於任何FFT計算。 120026.doc -38 - 200805087 (/ + /0( -1++) V2。在/之狀況下，需要複數乘法器。 (/ + /0(〇 +力)一2 +只。在/之狀況下，不同於對輸入之 虛數部分執行2之互補求反且隨後相加，使實數部分之值 保留為不變且後續加法器改變為減法器以得到正負號改 變0 為進一步說明圖7及FFT與IFFT核心之對偶性實施例， 將兩組加法器用於第4及第8求和。一組加法器計算 w (FFT)，同日守另一組加法器計算/(JFFT)。信號視π了或 IFFT是否為所要的而控制使用哪一求和。因此，計算FFT 及IFFT兩者但使用一組加法器。 實數複數乘法器為B區域中之第6及第8值所需的。當執 行FFT時，此1等將為V及當執行汀打時，此等將分別 為w7及w5。W可經因子析出（factor 〇ut)以產生方程組2 :

在W7之狀況下，需要複數乘法器 (2) wl=PI + PQ-l· j{-PI + PQ) w7 ^PI^PQ + jXPI + PQ) FFT/IFFT信號用於將輸入值導引至加法器及減法器，及 將總和及差導引至其最終目的地。因子析出p展示了此實 施例需要兩個乘法器及兩個加法器（一加法器及—減法 器）。 可對wVw7進行相同處理（方程組3): 120026.doc •39- 200805087 w3 =-PI+ PQ^j(-PI-PQ) (3) w5 =-PI-PQ + jXPI-PQ) R = ^ 不同於使用P，該核心對於此等乘積總和使用 。在 使用R的情況下，該等分程隨後變為（方程組4): w3=RI-RQ + j(RI + RQ) (4) ws = RI + RQ + j(-RI + RQ)

如前所述，FFT/IFFT信號用於將輸入值導引至加法器及 減法器，及將總和及差導引至其最終目標。需要兩個乘法 器及兩個加法器（一加法器及一減法器）。 以與區域A之彼等方式相同的方式處理該等顯然乘法 (trivial multiplication)(區域 5 中之 w2及 W5) 〇 視實施例及硬體約束而定，若時序約束如此需要其，則 可在多個時脈循環中進行此等計算。可添加一組暫存器以 截取（capture)Out4值。第6及第8之Out4值在被登記之前乘 以常數P及R(方程組2及4)。暫存器之此布局將最壞狀況路 徑之計算平衡如下： 第一循環：多工器+加法器4加法器多工器乘法器 第二循環：加法器+多工器+加法器+加法器 使用一信號以發送0ut4或Out8值。該信號判定是否需要 基數4或基數8運算。自段落00032回想：可以不同之階段 組合實施FFT架構。在8x8x8x4序列之實例中，Out4用於 2048點I/FFT運算（亦即8x8x8x4序列之第四階段）。 圖8為512點基數8 FFT之轉置記憶體乘法次序800的圖。 回想每一 DFT為較小DFT(sDFT)組合為較大DFT(IDFT)。 120026.doc •40- 200805087 此為蝶形計算之實質。儘管最初不為問題，但後續sDFT取 決於來自先前sDFT之輸出。此在處理器或FFTe等待附屬 輸入資料以完成計算時建立延遲。藉由排列計算此等sDFT 之次序’可實施FFT管線以便最小化延遲及在最小時間内 產生整個FFT。 圖8展示sDFT之最佳定序800的分組。圖中展示每一單 元之計算並對其進行分組。表2詳述記憶體（自其導出X(k) 之輸入)中之特定列及行。

行(每一列中之樣本)

列 (記憶體〇 中之列）】 2 4 5 6

0 1 2 3 4 5 6 7 X(〇) X(l) X(2) X(3) X(4) X(5) X(6) X(7) X(8) X(9) X(10) X(ll) X(12) X(13) X(14) X(15) X(16) X(17) X(18) X(19) X(20) X(21) X(22) X(23) X(24) X(25) X(26) X(27) X(28) X(29) X(30) X(31) X(32) X(33) X(34) X(35) X(36) X(37) X(38) X(39) X(40) X(41) X(42) X(43) X(44) X(45) X(46) X(47) X(48) X(49) X(50) X(51) X(52) X(53) X(54) X(55) X(56) X(57) X(58) X(59) X(60) X(61) X(62) X(63) 表2 每一 X(n)指示一 8點FFT。 圖9為基數8 FFT計算時刻表900之圖。在時域上展示執 行基數8 FFT所需之時脈循環及執行運算之次序。FFTe中 之基數8 FFT計算包含四組運算··讀取樣本、計算8點 FFT、旋轉相乘，及寫入輸出。 因為圖8及圖9為緊密相關的且在一起最易於理解，所以 120026.doc 41 - 200805087 本文將一起描述圖8及圖9。在圖9中，FFT時刻表展示時間 向右增加。以隨時間過去之CLK 910之圖註釋時間之離散 間隔。方波之每一完整楯環指示一參考時間單位。在此情 況下，參考時間單位經校正以與時間間隔相一致，該時間 間隔足以完成對8個複數樣本之讀取及寫入存取。讀取圖 920指示樣本之讀取。每一讀取框（read box)表示完成一特 殊讀取任務（通常8個複數樣本之讀取）所需之時間。FFT-8pt圖930指示8點FFT之計算，其包括蝶形計算。每一FFT-8pt框表示完成處理藉由該框表示之8點FFT之特殊分組所 需的時間。基於所剩餘之任何額外旋轉計算對8點FFT進行 分組。在某些狀況下，因為仍需要旋轉乘法，所以完成8 點FFT為不足的。旋轉乘法圖940指示對8點FFT群組之旋 轉乘法的計算。每一旋轉乘法框表示完成處理藉由該單元 表示之特殊旋轉乘法所需之時間。最後，寫入圖950指示 將最終輸出寫入資料儲存器中。每一寫入單元表示完成一 特殊寫入任務（通常8個複數樣本之一寫入）所需的時間。 在循環0處，讀取八個記憶體列。當彼等列中之8個值的 每一者已被處理時，將該等值寫入轉置暫存器之行中。記 憶體值（在圖8中指示為X(0)至X(7))為自第一列讀取之前8 個值。在循環4處，寫入轉置暫存器之第一行（在圖8中指 示為Χ(0)、Χ(8)、Χ(16)、·_·Χ(56))。前四個旋轉係數提取 (fetch)對應於群組811中之4個值，具體言之為Χ(8)、 Χ(16)、Χ(24)及 Χ(32)。 當此等前4個值經旋轉相乘時，蝴蝶輸出記憶體讀取之 120026.doc -42- 200805087 第二列的結果。將此等8個值寫入至轉置暫存器之第二行 中。第二組旋轉係數提取為群組812,具體言之為χ(9)、 Χ(17)、Χ(25)及Χ(33)。 一旦蝶形結果變為可用的，便可出現群組8 η至824中之 方疋轉乘法。隨後’在群組811至824中，一旦結果為可用 的，轉置暫存器之列便將準備寫入回至記憶體之行。舉例 而言，所寫入之第一記憶體列將為χ(〇)至χ(7)值。

在已讀取及寫入8個記憶體列之後，類似地處理下一組 之8列。對於進行之總共512個樣本，此過程出現8次，從 而完成64個記憶體列（每一列容納8個樣本）。 在一些實施例中，未自列至行對值進行轉置。對於不同 FFT階段，所寫入之記憶體列可來自轉置暫存器值之列或 行。正規化暫存器可自轉置暫存器接收一列或一行資料， 視需要執行其正規化，並將該等值寫入至記憶體之列中。 圖10展示Ι/FFT引擎1〇〇〇之另一例示性實施例的方塊圖 设计。可藉由如圖1 〇中此處所展示之模組而實施圖1至6中 所說明的組件。此等模組之間的資訊流類似於圖1至6。如 模組實施例1000，處理系統1000包含用於儲存第一資料之 模組1010、用於儲存第二資料之一或多個模組1〇5〇、用於 比儲存第一資料之模組快速地儲存第二資料之模組、用於 自儲存第一資料之構件接收多點輸入之模組1 〇2〇、用於將 所接收之輸入儲存在用於儲存第二資料之一或多個模組之 至少一者中的模組1〇5〇，及用於使用無延遲管線計算對該 輸入之快速傅利葉轉換（FFT)及反向快速傅利葉轉換（IFFT) 120026.doc -43- 200805087 中之一者或兩者的模組1090。可在單一模組内或使用多個 子模組以實施此等模組中每一者。可進一步組合此等模組 以形成較大模組。 在一些實施例中，用於計算對輸入之快速傅利葉轉換 (FFT)及反向快速傅利葉轉換（IFFT)中之一者或兩者的計算 模組1090使用無間隙管線。計算模組1〇9〇可使用基數$蝶 形核心進一步處理資料。儲存模組1〇5〇可在用於儲存第二 資料之至少64個模組中儲存所接收之輸入。計算模組i 〇9〇 可计异複數乘法器，其中用於儲存第二資料之至少64個模 組1050中的56個模組接收來自用於計算複數乘法器之模組 1060的輸入。接收模組1〇2〇可接收來自用於儲存第一資料 之模組1010的輸入，其中該等模組1050中之32個模組用於 將所接收之輸入儲存在用於儲存第二資料之一或多個模組 1050中的至少一者中。接收模組1〇2〇可自用於儲存第一資 料之模組1010接收5 12點輸入。輸出模組1070可輸出經計 异之轉換。計算模組1 〇9〇可使用無延遲管線以計算對輸入 之快速傅利葉轉換（FFT)及反向快速傅利葉轉換（IFFT)中之 一者或兩者，FFTe經組態以在讀取第一輸入之後開始寫入 輸出之12循環（8+管線延遲）。在管線延遲短於4循環之其 他實施例中，FFTe經組態以在讀取第一輸入之後開始寫入 輸出之（8 +管線延遲）循環。 如圖9中可見’此FFT管線之此實施例為無間隙的。若對 於給定基數8 FFT及給定FFTe將每一過程920、930、940及 950視作分離之執行緒或引擎，則執行緒開始處理第一子 120026.doc -44 - 200805087 任務時與完成整個任務時之間的時間為最小的。因此 存在執行緒/引擎之非必要閒置。儘管使用者可能出於益 論何種原因（亦即減少處理琴埶旦_ … 地段益熱里、減少處理器負載等）而 有意地將間隙引入處理器/勃 益/執仃緒中，但若此等有意引入 之間隙被移除’則執行緒將減少為上述執行緒。 為說明無間隙管線化fft之此特性，在讀取過程920之實 例中’第一子讀取⑽)之讀取）開始於循環〇且最後子讀取 (X⑺之讀取）終止於循環7結束時。‘總共存在8個讀取 (x(l)至x(7))，所以若每一子讀取在不同循環中開始，則 讀取所有人個記憶體列所需之最小時間為8個循環（由所述 讀取過程920使用之確切時間）。

為以另一實例進行說明，考慮FFT_8pt過程93〇。第一子 FFT過転（χ(〇》開始於循環！且最後子fft過程（又⑺）終止於 循環11結束時。因為存在八個記憶體列，所以若每一子 FFT處理在不同循環中開始，則航處理所有人個記憶體 列所需之最小時間為10個循環（8個記憶體列，每一子 處理需要3個循環），其為由所述FFT_8pt過程93〇所使用之 確切時間。 接著，考慮旋轉乘法過程940。基數8 FFT需要14個旋轉 乘法。第一子擺動乘法（群組丨811)開始於循環3且最後子 擺動乘法（群組14 824)終止於循環18結束時。因為存在14 個旋轉乘法群組，所以若每一子旋轉乘法在不同循環中開 始，則旋轉相乘所有14個群組所需之最小時間為16個循環 (14個群組，每一子旋轉乘法需要3個循環），其為由所述旋 120026.doc -45- 200805087 轉乘法過程940所使用之確切時間。 最後，考慮寫入過程950。基數8fft需要8個寫入 -子寫入（輸出0)開始於循環12(8+管線延遲）且最 人 (輸出7)終止於循環20結束時（16+管線延遲）。因為存在8個 寫入，所以若每-子寫入在不同循環中開始1寫 八個群組所需之最小時間為8個循環⑽輸出，每 ^需要2個循環），其為由所述寫入過程㈣所使用之確切 日守間0

在多核心或多處理器系統之狀況下，可在相同”真實世 界"時間循環中執行某些子㈣。然❿，因為所有多'緒系 統可線性化為單-執行緒，所以此分析及方法延伸至此等 多核心領域。在4循環之跨度上於雙核系繞中讀取八個記 憶體列仍為無_:的。當雙核之過程線性化為單—核心 時，讀取將需要如先前之8個循環。 另外，此FFT管線之此實施例為無延遲的。若對於給定 基數8 FFT及給定FFTe將每一過程92〇、93〇、94〇及95〇視 作分離執行緒或引擎，則FFT過程開始第一讀取時與FFT 過程開始第一寫入時之間的總時間為最小的。儘管使用者 可能出於無論何種原因（亦即減少處理器熱量、減少處理 器負載等）而在基數8 FFT處理中有意地引入間隙，但若此 等有意引入之間隙被移除，則基數8 FFT處理將減少為以 上所揭示之基數8 FFT處理。 為兄月無延遲官線化FFT之此特性，在執行基數$ fft之 實例中’直至已完成最後8點FFT才能執行第一寫入。反 120026.doc -46 - 200805087 之，直至已讀取記憶體之最後列才能執行最後心點叩丁。因 ^存在8列’所以第—讀取與第—寫人之間所需的最小循 環為12個循環（8個讀取、3個FFT_8pt、丄寫入；8+管線延 遲），其為以上所揭示之情形。 以上所描述之時脈循環為處理器及系統時脈獨立的。因 為各種處理器不同地實施指令，所以—處理器可需要細 處理器時脈以執行讀取而另一處理器可需要3個處理器時 脈。儘管眾多操作描述循環中之常式，但重點在於FFT子 常式之次序，該次序為系統獨立的。 可藉由各種方法實施本文所描述之FFT處理技術。舉例 而言，此等基數可實施於硬體、韌體、軟體，或其組合 中。對於硬體實施例，可將用於執行FFT之處理單元實施 於一或多個特殊應用積體電路（ASIC)、數位信號處理器 (DSP)、數位信號處理器件（DspD)、可程式邏輯器件 (PLD)、場可程式閘陣列（FpGA)、處理器、控制器、微控 制器、微處理H、電子器件、經設計以執行本文所述功能 的其他電子單元，或其組合内。 對於韌體及/或軟體實施例，可以執行本文所述功能之 模組（例如程序、函數等）實施該等技術。可將動體及/或軟 體程式碼冑存在記憶體中且藉由處自器加以執行。可將記 fe體實施於處理器内或實施於處理器外部。 提供對所揭示實施例之先前描述以使熟習此項技術者能 夠製造或使用本發明。熟習此項技術者將易於看出對此等 實施例之各種修改，且可在不偏離本發明之精神或範嘴的 120026.doc •47- 200805087 情況下將本文所界定之通用原理應用於其他實施例。因 此，本發明並非用以限制於本文所展示之實施例，而是使 其最廣泛範壽與本文所揭示之原理及新穎特徵相一致。 【圖式簡單說明】 圖1為無線通信系統之方塊圖； 圖2為OFDM接收器之方塊圖； 圖3為FFT處理器之方塊圖；

圖4為關於其他信號處理區塊之FFT處理器的方塊圖； 圖5為FFT模組500之方塊圖； 圖6為基數8FFT模組600之方塊圖； 圖7為基數8 FFT模組中之暫存器模組的方塊圖； 圖8為512點基數8FFT之轉置記憶體乘法次序的圖； 圖9為基數8 FFT計算時刻表之圖；且 圖10為Ι/FFT引擎之方塊圖。 【主要元件符號說明】 100 無線通信系統 110 使用者終端 120 a 基地台 120b 基地台 130 基地台控制器 140 行動交換中心 150 公眾交換電話網路 160 網路 170 媒體源 120026.doc -48- 200805087 180 廣播發射器 182 廣播媒體源 200 OFDM接收器/FFT模組 210 接收射頻處理器 220 訊框同步器 230 樣本映射 240 FFT模組 250 頻道估計器

250a 複數乘法器 260 副載波符號解交錯編排器 270 基頻處理器 300 FFT處理器 310 解調變區塊 312 解調變器

314 係數ROM 320 記憶體架構/FFT計算區塊 322 輸入多工器 324a 記憶體組 324b 記憶體組 324 c 記憶體組 326 記憶體控制區塊 330 輸入前導選擇多工器 332a 前導觀察記憶體 332b 前導觀察記憶體 120026.doc -49- 200805087 332c 前導觀察記憶體 334 輸出前導選擇多工器 342a 記憶體部分 342b 記憶體部分 350 符號映射區塊 360 FFT計算區塊 362 蝶形輸入多工器 364 轉置暫存器

366 複數乘法器 368 旋轉記憶體 370 蝶形核心 380 頻道估計器/頻道估計區塊 382 前導解擾亂器 384 PN序列器 386 相位斜坡模組 388 相位斜坡係數記憶體 390 頻道估計輸出多工器 392 時間濾波器 394 定限器 400 FFT處理器 402 TDM前導取得模組 404 AGC模組 408 控制處理器/FFT處理器 410 控制邏輯 -50- 120026.doc 200805087 412 記憶體控制器

420a FFT RAM

420b FFT RAM

420c FFT RAM 430a 時間濾波器記憶體 430b 時間濾波器記憶體 430c 時間濾波器記憶體 440a 分離頻道估計記憶體

440b 分離頻道估計記憶體 462 正規化區塊 460 8點FFT弓|擎 500 FFT模組 510 記憶體 520 FFT弓1 擎 530 暫存器組/暫存器區塊 532 轉置模組 540 第二記憶體 550a 複數乘法器 55〇b 複數乘法器 562 處理器 564 指令記憶體 600 基數8 FFT模组 610 樣本記憶體/主記憶體 620 FFT讀取區塊 120026.doc •51 - 200805087

630 8點管線FFT區塊/無延遲管線 640 旋轉ROM 650 8x8轉置記憶體/暫存器 660 複數乘法器 660 a 複數乘法器 660b 複數乘法器 660 c 複數乘法器 660d 複數乘法器 700 蝶形核心 800 轉置記憶體乘法次序 811 群組 812 群組 813 群組 814 群組 815 群組 816 群組 817 群組 818 群組 819 群組 820 群組 821 群組 822 群組 823 群組 824 群組 120026.doc -52- 200805087

900 基數8 FFT計算時刻表 910 CLK 920 讀取圖/讀取過程 93 0 FFT-8pt圖 /FFT-8pt過程 940 旋轉乘法圖/旋轉乘法過程 950 寫入圖/寫入過程 1000 模組實施例/處理系統/I/FFT引擎 1010 模組

1020 接收模組 1050 儲存模組 1060 計算模組 1070 輸出模組 1090 計算模組

-53- 120026.doc

Claims (1)

1. 200805087 十、申睛專利範圍： L 一種裝置，其包含： 一記憶體；及 一快速傅利葉轉換引擎（FFTe)，其具有一或多個暫存 器及無延遲管線，該FFTe經組態以自該主記憶體接收 一多點輸入，將該所接收之輸入儲存於該一或多個暫存 為之至少一者中，及使用該無延遲管線計算對該輸入之 一快速傅利葉轉換（FFT)及一反向快速傅利葉轉換（ifft) 中的任一者或兩者。 、 2·如請求項1之裝置，其中該管線為無間隙的。 3·如睛求項1之裝置，其中該FFTe為一基數8蝶形核心。 4·如凊求項1之裝置，其中該FFTe為一基數4蝶形核心。 5·如明求項1之裝置，其中該FFTe具有至少64個暫存器。 月长項5之裝置，其進一步包含複數乘法器，其中該 ϋ 64個暫存11中之56個暫存器接收來自該等複數乘法 器之輸入。 :求項5之裝置，其中該至少64個暫存器中之w個暫 存裔接收來自該主記憶體之輸入。 月求項1之裝置，其中該砰^經組態以接收一 ζ點多點 輸入，其中ζ為512之一倍數。 9 ·如請求項1之駐罢 ^ , 一 、’八中該FFTe經進一步組態以輸出該 經計算之轉換。 10·如請求項9之奘罟 々置其中該FFTe經組態以在讀取該第一 3入之後X個循環時開始寫入輸出，其中乂為8加上一管 120026.doc 200805087 線延遲。 U ·如明求項9之裝置，其中該FFTe經組態以在讀取該第一 ' 後7個循環時完成寫入該輸出，其中y為16加上一 管線延遲。 12. t明求項1之裝置，其中該FFTe包括第一組加法器，該 第一組加法器經組態以讀取第一組輸入，且該等第一輸 入在由該第一組加法器讀取之前經位元反轉。 13·

   種快速傅利葉轉換引擎（FFTe)，其經組態以： 自主5己憶體接收一多點輸入； 將該所接收之輸入儲存在一或多個暫存器之至少一者 中；及 使用無延遲管線計算對該輸入之一快速傅利葉轉換 (FFT)及一反向快速傅利葉轉換（ifft)中之任一者或兩 者。 — 14·如請求項13之FFTe，其中： 該FFTe經進一步組態以使用一無間隙管線來計算對該 輸入之一快速傅利葉轉換（FFT)及一反向快速傅利葉轉換 (IFFT)中之任一者或兩者。 15. 如請求項π之，其中： 該FFTe經進一步組態以使用一基數8蝶形核心來計算 一快速傅利葉轉換（FFT)及一反向快速傅利葉轉換（IFFT) 中之任一者或兩者。 16. 如請求項13之FFTe，其中： 該FFTe經進一步組態以使用一基數4蝶形核心來計算 120026.doc -2- 200805087 一快速傅利葉轉換（FFT)及一反向快速傅利葉轉換（IFFT) 中之任一者或兩者。 17·如請求項13之FFTe，其中： 該FFTe經進一步組態以將該所接收之輸入儲存在至少 ^ 64個暫存器中。 18. 如請求項17之FFTe，其中： 該FFTe經進一步組態以儲存自複數乘法器接收之輸 入，其中該至少64個暫存器中之56個暫存器接收來自該 • 等複數乘法器的輸入。 19. 如請求項17之FFTe，其中： 該FFTe經進一步組態以將自該主記憶體接收之輸入儲 I 存在該至少64個暫存器中的32個暫存器中。 20. 如請求項13之FFTe，其中： 該FFTe經進一步組態以接收一 z點多點輸入，其中z為 512之一倍數。 ^ 21.如請求項13之FFTe，其中： 該FFTe經進一步組態以輸出該經計算之轉換結果。 22.如請求項21之FFTe，其中： 該FFTe經進一步組態以在讀取該第一輸入之後X個循 環時開始寫入輸出，其中X為8加上一管線延遲。 * 23.如請求項21之？下丁6，其中： 該FFTe經進一步組態以在讀取該第一輸入之後y個循 環時完成寫入該輸出，其中y為16加上一管線延遲。 24·如請求項13之FFTe，其中該FFTe包括第一組加法器，該 120026.doc 200805087 第-組加法器經組態以讀取第一組輸入，且該等第一輸 入在由該第一組加法器讀取之前經位元反轉。 25· —種方法，其包含： 提供一記憶體； 提供一快速傅利葉轉換引擎（FFTe)，其具有一或多個 暫存器及一無延遲管線； 組態該FFTe以自該主記憶體接收一多點輸入； 將該所接收之輪入儲存在該一或多個暫存器之至少一 者中；及 使用該無延遲管線來計算對該輸入之一快速傅利葉轉 換（FFT)及一反向快速傅利葉轉換（IFFT)中之任一者或兩 者。 26·如請求項25之方法，其中： 提供該FFTe進一步包含提供一無間隙管線。 27.如請求項25之方法，其中： 提供該FFTe包含提供一基數8蝶形核心。 28·如請求項25之方法，其中： 提供該FFTe包含提供一基數4蝶形核心。 29.如請求項25之方法，其中·· 提供該FFTe包含提供至少64個暫存器。 3〇·如請求項29之方法，其中： 提供該FFTe進一步包含提供複數乘法器，其中該至少 64個暫存器中之56個暫存器接收來自該等複數乘法器之 輸入0 120026.doc • 4 - 200805087 31·如請求項29之方法，其令·· 。。提供該職包括提供該至少64個暫存器中之32個暫存 器以接收來自該主記憶體之輸入。 32·如請求項25之方法，其中·· U FFTe以接收_多點輸入包含組態該pm以接收 —Z點多點輸入，其中z為5 12之一倍數。 33·如請求項25之方法，其中：

   =該FFTe進一步包含輸出該經計算之轉換結果。 34·如凊求項33之方法，其中： 組態該FFTe包含在讀取該第— 始寫入輸出，其中•上一管二之— 35·如請求項33之方法，其中： 組態該FFTe包含在讀取該第— 成寫入該輸出，其中y為16加上—管線延遲，循環時完 36·如請求項25之方法，其中： 提供該FFTe進—步包含：包括第—組加 組加法II經組態以讀取第—組輪人，且該^ ’該弟一 由該第一組加法器讀取之前被位元反轉。乂 、—輸入在 37· —種處理系統，其包含： 用於儲存一第一資料之構件； 用於比儲存該第-資料之該等 資料的-或多個構件； 牛决速地餘存一第二 :於自儲存該第一資料之該等 構件； 多點輸入之 120026.doc 200805087 用於將該所接收之輸入儲存在用於儲存一第二資料之 該一或多個構件之至少一者中的構件；及 用於使用一無延遲管線來計算對該輸入之一快速傅利 葉轉換（FFT)及一反向快速傅利葉轉換（IFFT)中之任一者 或兩者的構件。 3 8·如請求項37之處理系統，其進一步包含： 用於使用一無間隙管線來計算對該輸入之一快速傅利

   葉轉換（FFT)及一反向快速傅利葉轉換（IFFT)中之任一者 或兩者的構件。 39·如請求項37之處理系統，其進一步包含·· 用於使用一基數8蝶形核心來處理該資料之構件。 40·如請求項37之處理系統，其進一步包含： 用於使用—基數4蝶形核心、來處理該資料之構件。 41·如請求項37之處理系統，其進一步包含： *用於將該所接收輸入儲存在用於儲存一第二資料之該 等構件中之至少64個構件中的構件。 42. 如請求項41之處理系統，其進一步包含： 用於計算複數乘法器之構件，其中用於儲存一第二資 料之該至少崎構❹线個構件純來自用於計算複 數乘法器之該等構件的輸入。 43. 如請求項41之處理系統，其進一步包含： 用於接收來自用於儲在 一 的槿件U 貧料之該等構件之輸入 的構件’其中該等構 中之32個構件用於將該所接收輸 入儲存在用於儲存一笛-次 弟一貝料之該一或多個構件的至少 120026.doc 200805087 一者中。 44.如請求項37之 、 系、、先，其進一步包含： .'啫存該第一資料之該等構件接收一 512點輸入 之構件。 45.如明求項37之處理系統，其進一步包含： ;輸出該經計算之轉換結果的構件。 46·如請求項45之處理系統，其進-步包含·· *用於使用_無延遲管線來計算對該輸人之一快速傅利 义、（FFT)及一反向快速傅利葉轉換（IFFT)中之任一者 者的構件，该FFTe經組態以在讀取該第一輸入之後 個循％ B夸開始寫入輸出，其中福8加上一管線延遲。 47·如請求項45之處理系統，其進一步包含： *用於使用無延遲管線來計算對該輸人之-快速傅利 葉轉換（FFT)及一反向快速傅#葉轉換（ifft)中之任一者 或兩者的構件，該FFTe經組態以在讀取該第一輸入之後 y個循環時完成寫入該輸出，其中^為16加上一管線延 遲0 48·如請求項37之處理系統，其進一步包含·· 用於使用一無延遲管線來計算對該輸入之一快速傅利 葉轉換（FFT)及一反向快速傅利葉轉換（IFFT)中之任一者 或兩者的構件，該FFTe經組態以包括第一組加法器，該 第一組加法器經組態以讀取第一組輸入，且該等第一輸 入在由該第一組加法器讀取之前經位元反轉。 49· 一種電腦可讀媒體，其含有供一I/FFT處理器執行一計算 120026.doc 200805087 一Ι/FFT之方法的一組指令，該等指令包含： 一用以自主記憶體接收一多點輸入之常式； 一用以將該所接收輸入儲存在一或多個暫存器之至少 一者中的常式；及 一用以使用一無延遲管線來計算對該輸入之一快速傅 利葉轉換（FFT)及一反向快速傅利葉轉換（JFFT)中之任一 者或兩者的常式。 50·如請求項49之電腦可讀媒體，其中·· 該FFTe經進一步組態以使用一無間隙管線來計算對該 輸入之一快速傅利葉轉換（FFT)及一反向快速傅利葉轉換 (IFFT)中之任一者或兩者。 5 1 ·如請求項49之電腦可讀媒體，其中： 該FFTe經進一步組態以使用一基數8蝶形核心來計算 一快速傅利葉轉換（FFT)及一反向快速傅利葉轉換（ifft) 中之任一者或兩者。 52·如請求項49之電腦可讀媒體，其中： 該FFTe經進一步組態以使用一基數4蝶形核心來計算 一快速傅利葉轉換（FFT)及一反向快速傅利葉轉換 中之任一者或兩者。 53·如請求項49之電腦可讀媒體，其中： 該FFTe經進一步組態以將該所接收輸入儲存在至少料 個暫存器中。 54·如請求項53之電腦可讀媒體，其中： 該FFTe經進一步組態以儲存來自複數乘法器之該所接 120026.doc 200805087 收輸入，其中該至少64個暫存器中之56個暫存器接收來 自該等複數乘法器的輸入。 55·如請求項53之電腦可讀媒體，其中： 該FFTe經進一步組態以將來自該主記憶體之該所接收 , 輸入儲存在該至少64個暫存器中之32個暫存器中。 56.如請求項49之電腦可讀媒體，其中： 該FFTe經進一步組態以接收一 z點多點輸入，其中z為 512之一倍數。 • 57.如請求項49之電腦可讀媒體，其中： 該FFTe經進一步組態以輸出該經計算之轉換結果。 58. 如請求項57之電腦可讀媒體，其中： 該FFTe經進一步組態以在讀取該第一輸入之後X個循 環時開始寫入輸出，其中X為8加上一管線延遲。 59. 如請求項57之電腦可讀媒體，其中： 該FFTe經進一步組態以在讀取該第一輸入之後y個循 ^ 環時完成寫入該輸出，其中y為16加上一管線延遲。 60. 如請求項49之電腦可讀媒體，其中該FFTe包括第一組加 法器，該第一組加法器經組態以讀取第一組輸入，且該 等第一輸入在由該第一組加法器讀取之前經位元反轉。 120026.doc