TW200537306A - I/O configuration messaging within a link-based computing system - Google Patents

I/O configuration messaging within a link-based computing system Download PDF

Info

Publication number
TW200537306A
TW200537306A TW093124860A TW93124860A TW200537306A TW 200537306 A TW200537306 A TW 200537306A TW 093124860 A TW093124860 A TW 093124860A TW 93124860 A TW93124860 A TW 93124860A TW 200537306 A TW200537306 A TW 200537306A
Authority
TW
Taiwan
Prior art keywords
configuration
component
configuration change
section
unit
Prior art date
Application number
TW093124860A
Other languages
English (en)
Other versions
TWI310903B (en
Inventor
Prashant Sethi
Kenneth C Creta
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200537306A publication Critical patent/TW200537306A/zh
Application granted granted Critical
Publication of TWI310903B publication Critical patent/TWI310903B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Description

200537306 九、發明說明： 【發明所屬之技術領域】 本發明大致係關於計算系統，且詳言之，係關於一基於 鏈結之計算系統中之UO配置通訊。 【先前技術】 圖la展示了 一匯流排120之描述。匯流排12〇係一用於在 電子組件lOla-lONa與ll〇a之間傳送通信的, 結構。共享媒體意即實體上彼此通信之組件1〇一^ ll〇a共享並連接至相同電子線路12〇。即，線路12〇為一共 享資源，其用於組件1〇1^1〇1^^與11(^中的任一個以與組件 lOla-lONa與ll〇a中的另一個通信。舉例而言，若組件1〇“ 希望與組件10Na通信，則組件1〇1&則會沿線路12〇向組件 l〇Na發送資訊；若組件1〇3a希望與組件li〇a通信，則組件 l〇3a則會沿該相同線路120向組件丨1〇&發送資訊，等等。 計算系統習知使用匯流排。舉例而言，對於某些ibm兼 容性個人計算機（PC)而言，匯流排12_應於—周邊組件互 連（pci)匯流排，其中組件1〇la_1〇Na對應於”ι/〇，，組件（如， 區域網路（LAN)網路連接配接器插卡、調制解調器 (MODEM)硬碟儲存裝置，等等），且組件} ^ ^對應於一 1/〇 &制本線器（ICH)。作為另_實例，對於某些微處理器計算 系統而言，匯流排120對應於一，，前側，，匯流排，其中組件 1 0 1 a-1 ONa對應於彳政處理器，且組件丨丨〇a對應於一記憶體控 制器。 由於一被稱作電容式負載，，之人工製品，匯流排隨著計 95525.doc 200537306 二系統士度之增長而愈來愈不適用。基本上，隨著任一線 之電合式負载之增加’此線路可傳送資訊之最大速度會 二低二即，'線路之電容式負载與該相同線路之速度之間 帝六、反向關係。向一線路添加每一組件會引起此線路之 弋負載θ長。因此，由於匯流排通常耦合多個组件， 匯流排線路120通常被認為大量承載電容。 、、&過去，當計算“時脈速度相對低時，該計算系統之匯 :排上之電容式負載不是一嚴重問題’此係由於該匯流排 ^路之降級取大速度（由於電容式負載）仍然遠遠超過該計 异糸統之内部時脈速度。對於現在的計算系統之至少一些 而言’相同的說法不能成立。即’隨著近年來計算系統時 脈速度之持續增長，現在的計算系統之速度正在達到（及/ 或可能超過）大量承載電容之線路（如，匯流排線路岡的最 大速度。 因此’計算系統正在轉移至一”基於鏈結，，之組件至組件 互連方案。圖ib展示了與圖la相對的比較性實例。根據圖 lb之方法，計算n组件1Gla•職與1心經由—具有高速 雙向點對點鏈結13G丨至叫之網格UG相互連接。—雙向點 對點鏈結通常包括一沿第一方向傳送資訊之第一單向點對 點鏈結與—沿與第_方向相反的第二方向㈣資訊之第二 单向點對點鏈結。因為一單向點對點鏈結通常具有一單一 端點’所以其電容式負載大體上小於一共享媒體匯流排之 電容式負載。 每一點對點鏈結可使用銅或光纖電鐵及合適的驅動器與 95525.doc 200537306 接收裔來建構（如，用於基於銅之電纜的單個或差異線驅動 器與接收器；及用於光纖電纜的雷射（laser)或發光二級 體（LED)E/〇傳送器與0/E接收器，等等）。圖113中所觀察到 的網格140是簡化的，其中每一組件藉由一點對點鏈結與每 一其它組件相連。在更複雜之方案中，網袼係一具有路 由/開關節點之網路。此處，每一組件無需藉由一點對點鏈 結耦合至每一其它組件。相反，穿過複數個鏈結之躍點可 能經由路由/開關節點出現以向一目標組件傳送來自一源 組件之資訊。視實施而定，該路由/開關功能可為一該網袼 、、罔路中之獨立功能，或可整合入該計算系統之一獨立組件 (如，處理器、記憶體控制器、1/〇單元，等等）。 與此趨勢一致，圖2展示了一基於鏈結之輸入/輸出1/(3區 段200之實施例。一1/〇區段係計算系統中之一電路區域， 其允許I/O單元可在彼此之間及/或在該1/〇區段之外計算系 統的其它組件之間交換資訊。一計算系統之1/〇單元可被視 為負貝自該計算系統外部接收資訊及/或向該計算系統外 部發送自該計算系統内部之資訊的機能一計算系統之部 刀。因此’ I/O單元通常包括使用者介面（如，一鍵盤介面、 畎才不"面、一顯示器介面）、網路介面（如，一 M〇DEM、 一無線LAN配接器，等等）及印表機介面。 I/O通常自計算系統之處理器與系統記憶體來觀察，而非 將整個計H统作為_個整體觀察。自此角度，將ι/〇視為 至；旎向该计异系統之系統記憶體及/或自該計算系統之 系統記憶體傳送資訊之該計算系統之機能的部分。因此， 95525.doc 200537306 諸如碟片儲存裝置（如，磁碟驅動、緊密磁碟唯讀存儲器（CD ROM)，等等）及/或’’快閃記憶卡’’之非揮發性儲存農置通常 包括在一計算系統之I/O單元（與上文所提及的I/O單元一起） 之清單中。除非另有說明，該申請案皆使用後一角度。 圖2中之基於鏈結之I/O區段與一PCI Express I/O區段相 對應。PCI Express係一工業標準I/O區段架構，其在2003年 4月 15 日之PCI Express Base Specification，Rev.l.Oa第 27-40頁 及第 221-258 頁輿http://www.pcisig.com/specifications/order form 中得到描述。圖2中之PCI Express架構藉由其自身的雙向鏈 結連接I/O單元205 u中的每一個。I/O單元2052_5中任兩個可 藉由開關202在彼此之間發送資訊。開關202亦支持I/O單元 2〇52_5中的任一個與該計算系統剩餘部分之間的通信。亦可 觀察到一遺留匯流排207(如，一 PCI匯流排），其使用一經 由一雙向鏈結連接至一根綜合體201之橋接器204。該PCI Express標準源自一較早的PCI標準。該PCI標準鉸接一基於 匯流排之I/O區段架構。 一 I/O區段包括一存取點，資訊經由該存取點在該I/O區 段與該計算系統之剩餘部分之間傳動（注意該根綜合體201 為用於圖2之I/O區段200之存取點）。通常將I/O區段設計為 在該I/O區段之一存取點處接收並回應配置指令208。在基 於鏈結之I/O區段之情況下，通常可對一特定I/O單元指定配 置指令208，以配置該I/O單元之性能的一些功能性態樣。 在基於鏈結之計算系統之情況下，若將多I/O區段設計進 相同的計算系統，則以一特定I/O區段（不管是基於鏈結還是 95525.doc -9- 200537306 基於匯流排）為目標的配置異動封包達到其合適目標是重 要的。不幸的是，至少該1>(：1與PCI Express標準不能詳細說 明°又计為指定一相同計算系統中之複數個不同I/O區段之 任一個為目標的配置異動。因此，需要一系統設計，其能 確保至在存在於該基於鏈結之計算系統之複數個I/O區 段中的正確目標1/〇區段之1/〇配置異動封包之合適的路由。 【發明内容】 本發明描述一種方法，其包括使用一配置異動位址之至 少一部分在一記憶體内實施一查詢。該配置異動用於實施 一連接至一基於鏈結之計算系統中之輸入/輸出（1/〇)區段 之一 I/O單元的配置功能。該查詢用於識別一在該基於鏈結 之计异系統中之組件。經由該基於鏈結之計算系統中的組 件，可存取該I/O區段。 【實施方式】 圖3與圖4 一起展現了確保一至在一具有複數個1/〇區段 之基於鏈結之計算系統中的正確目標1/〇區段之1/〇配置異 動封包之合適的路由之設計。參看圖3，展示了一基於鏈結 之计异系統（或其中之一部分）。該基於鏈結之計算系統包括 四個組件3 0 1丨至3 0 14。組件3 0 1 i與3 013之（為方便說明，圖3 中未展示）母一個皆配置至少一處理器以處理執行"〇區段 配置任務之軟體。 組件3012與3014至少分別充當1/0區段3〇〇1與3〇〇2之存取 點之閘道。如此，指向I/O區段3 〇〇!之配置異動封包應發 送至鲰件301:，而指向I/O區段3〇〇2之配置異動封包應發送 95525.doc -10- 200537306 至組件3014。網路340為該基於鏈結之計算系統之網路或網 格。在操作過程中，3()11或3()13兩者中的任_個皆可嘗試向 14 I/O區段3004 3〇〇2兩者令的任一個相聯的ι/〇單元起 始-配置異動。至少存在兩種類型之配置異動· 〇寫入配 置異動；及2)讀取配置異動。 對一讀取配置異動而言，將一封包自執行該配置軟體 (如’ 301丨與3〇l3兩者中的一個）之組件發送至該⑽區段， 其與作為該讀取配置異動之目標的I/O單元相連。如上所 述’為將-封包發送至該指定1/0單元，該封包應透過網路 340投送至用於該指幻/〇區段之存取點的閘道器組件。該 封包包括在其它可能的資訊項目中的内容，該等資訊項目 為：υ識別該目標1/0單元；及2)在將自其中讀取資訊之目 標1/0早;°中識別暫存器。與該所指定I/O單元相連的1/0區 段瞭解該封包之内容且自該所識別之目標ι/〇單元中的所 識別，暫存器中讀取資訊。接著，將自該1/〇單元讀取的暫 存益貝讯置入-透過網路340發送至起始該異動之組件的 第一封包之有效負載。 對寫入配置異動而言’將一封包自執行該配置軟體 如3〇1#3013兩者中之一個）之組件發送至該而區段， 為該寫入配置異動之目標的1/〇單元相連。該封包包 它可能的資訊項目中的内容，該等資訊項目為 =Γ〇單元;及2)識別待在其中寫入資訊之目請 早兀 曰存益；及3)待下如該經識別之暫存哭之資$。 與該指定陶元相連的卿段瞭解該封包之㈣且㈣ 95525.doc 200537306 經識別之目標1/〇單元中的經識別之暫存器中寫人資訊。根 據至少-可能的實施例’接著將—響應（如，顯示成功寫入乂)
置入一透過網路3 4 0發送至起始該異動之組件的第二封包 之有效負載。 I 可使用-位址來識別透過—基於鏈結之計算系統中的網 路340執行的異動。即，例如，每—特定類型之異動得到一 用於在起始該異動之組件上執行的唯—位址。$ 了起始一 特定異動，該異動之位址由該組件之硬體解碼成為實施該 異動需要之操作。 因此，在一配置讀取異動的情況下，由於與一配置讀取 異動對應之位址由該組件之起始該異動之硬體解碼成為將 一封包發送至該指定1/〇區段之操作，該封包具有待由該指 定I/O區段解釋的作為一讀取之内容。在一配置寫入異動的 情況下，由於與一配置寫入異動對應之位址由該組件之起 始該異動之硬體解碼成為將一封包發送至該指定1/0區段 之操作，該封包具有待由該指定1/0區段解釋的作為一寫入 之内容。 因為至少該PCI與PCI Express標準不能詳細說明設計為 指定一相同計算系統中之複數個不同1/〇區段的任一個為 目標的配置異動，所以一能夠指定複數個1/〇區段中任一個 為目標之位址解碼程序需要設計成該等起始1/〇單元配置 異動之組件的操作。藉由記憶體映射313 !與3132，圖3說明 了 一記憶體所映射之來源位址解碼程序可用來產生足以將 該起始異動封包投送至用於該指定I/O區段的閘道器組件 95525.doc -12- 200537306 之路由資訊。根據圖3中之記憶體映射3 13】與3 132，不同位 址範圍用於每一待指定的1/0區段。因此，記憶體映射313ι 與3 132兩者中的每一個皆具有將I/C)區段3〇〇ι指定為目標之 配置異動位址使用的第一位址範圍（R1)與將1/〇區段3〇〇2指 定為目標之配置異動位址使用的第二位址範圍（R2)。應注 意’映射313丨之111範圍可能為一與映射3132之R1範圍不同 的貝體位址空間之範圍。同樣地，映射3 13〗之R2範圍可能 為一與映射3132之R2範圍不同的實體位址空間之範圍。用 來貫施記憶體映射3 13 !與3 132之記憶體裝置包括隨機存取 記憶體（RAM)及/或内容可定址記憶體（Cam)。在CAM之情 況下’該等R1與R2範圍對應於鍵盤範圍而非位址範圍。 圖4與圖5詳細地描述了該異動位址解碼程序之一實施 例。圖4展示了一高水平硬體設計，其用於一基於鏈結之計 异系統之一組件401中之電路，該基於鏈結之計算系統能發 射以複數個I/O區段中之一正確區段為目標的配置封包；且 圖5展示了 一可由圖4中之硬體設計執行之方法。參看圖* 與5，一配置異動位址4〇5、5〇5係由起始產生之5〇ι。在各 種實施例中，該配置異動位址4〇5、5〇5係由1/〇配置軟體產 生之501，該配置軟體之目的為控制分散於一基於鏈結之計 算系統中之多於一個的1/0區段的1/〇單元之配置。圖5中之 特定實施例說明了該配置異動位址5〇5包括下列資料結 構：區段/匯流排/裝置/功能/已擴展之暫存器/暫存器。 日通技術者會將該配置異動位址5〇5之匯流排/裝置/功能 /已擴展之暫存器/暫存器部分505a識別為一 PCI、ρα_χ或 95525.doc -13- 200537306
Pd Express之標準格式。在本文中，該”匯流排"參數識別 該I/O區段中之哪- PCI匯流排（如，在此情況下，m、pci_x 與 pciExpress)ilPCIExpre_#^PclExpres*m) 作為該配置異動之目標。該"裝置”參數識別該所指定匯流 排/鏈結上之哪一1/0單元作為該配置異動之目標。該"功能I, 簽數識別待由該配置異動（如，讀取或寫入）執行之功能。該 ’’已擴展之暫存器若可供利用）與"暫存器，，參數界定待受 該配置異動影響的所指定1/〇單元之暫存器空間。 外該區段參數5G5a為-新穎特徵，其識別該基於鏈結之計 算系統中之哪-I/O區段由該配置異動指^。應注意，整個 置異動可此包括更多的資訊/參數，而不僅為區段壇流排 /裝置/功能/已擴展之暫存器/暫存器結構5〇5。但是，為了 識別-記憶體映射位址解碼程序，其足以㈣—連接至一 基於鏈結之計算系統中之複數個1/〇區段中任—個的目標 I/O單το ’唯有該異動位址之區段/匯流排/裝置/功能/已擴展 之暫存器/暫存器部分505需要展示。 該區段參數505b在識別用於異動的目標1/〇區段的過程 中充當-對於來源位址解碼器術的輸人參數，其決定了用 於目k I/O區段之閘道器組件之特定網路節點（節點叫（例 如’參看圖3 ’若I/O區段3〇〇丨為目標1/〇區段，則為組件 3012 ’或右1/〇區段3〇〇2為目標1/〇區段，則為組件训4)。 該來源位址解碼器4〇2包括查詢邏輯電路414，其用於查詢 來自回應於與該配置異動位址奶之部分405a 一起呈現之 記憶體映射413的節點ID資訊(尤其為，該區段參數。 95525.doc 200537306 ，作為來源 提供用於該目標1/0區段之閘道器組件之節點ι〇 位址解碼器402之一輸出。 如上文所提及的，可將該配置異動定址空間（且因此記憶 體映射化）進行㈣，使得第—㈣制得以為其相應的 配置異動皆以相同的，，第一"1/0區段為目標之配置異動位址
而保留（如，1/0區段3〇〇1);帛二位址範圍得以為其相應的 配置異動皆以相同的"第二"1/0區段為目標之配置異動位址 而保留(如’ I/O區段3〇〇2)，等等。在一替代實施例中，建 構複數個平行來源位址解碼器以改良性能（即，提高每秒鐘 ，詢之數目）。根據進—步實施例，使用第—來源位址解碼 器來識別用於一第一閘道器組件之節點m，且使用第二來 源位址解碼器來識別用於一第二閘道器組件之節點ι〇。
不管如何實施該查詢與決定最終節點m輸出之方式 (如’自該記憶體映射直接地挽拉，自發現於該記憶體映射 中之資訊決定，等等）如何，該節點ID輸出4〇6均與該資訊 4〇5b之剩餘部分結合，需要該資訊4〇5b充分表現組件 之網路連接層403處之配置異動（如，匯流排/裝置/功能/已 擴展之暫存器/暫存器部分505b)之特徵。該網路連接層4〇3 負貝透過該基於鏈結之計算系統之網路44〇來建立並發送 一封包503。 圖5亦例示性地描述了由該網路連接層4〇3產生的一示範 ^生封^> 504 ,其中忒封包對應於一情況，在該情況下圖3中 之組件30U為了在一與1/〇區段3〇〇ι連接的1/〇單元上執行 一配置功能之目的而將一配置異動封包透過網路34〇發送 95525.doc -15- 200537306 至組件則”該封包504包括標頭資訊5〇4a，該標_ 50la包含組件3012之識別（即，向其發送封包之組件的識別 =郎點叫與組件3G11之制（如，發㈣包之组件之識別 =來源叫。該封包獅之有效負载包括配置異動位址⑽ 之匯流排/裝置/功能/已擴展之暫存器/暫存器部分5㈣部 分。該有效負載部分亦包括在一寫入異動之情況下待寫入 之資訊。 圖6展示了在該閘道器組件回應於其對_配置異動位址 之接收6(H時執行的方法。為簡便起見，圖6中之方法引用 上文剛剛所提及的特定實施例，其中圖3中之㈣3叫為了 在一與I/O區段3〇〇1連接的1/0單元上執行一配置功能之目 的而將-配置異㈣包透過網路34〇發送至組件3叫。同樣 地，圖6中之方法對應於組件3〇12回應於其對自組件π〗〗發 送之封包504之接收6〇1的狀態。 為解釋該回應，可在圖6中觀察到相關資訊6〇5，其包括 來源iDl(其識別組件301ι)與匯流排/裝置/功能/已擴展之暫 存裔/暫存器資訊。如上文所述，該匯流排/裝置/功能/已擴 展之暫存器/暫存器資汛605b由經由該閘道器組件丨2存取 之I/O區段30〇1所瞭解與使用。因此，為了回應該資訊6〇外， 該I/O區段執行其指定的配置異動之功能6〇2。回應6〇6取決 於該功能。舉例而言，在一讀取異動之情況下，該回應可 為自該所指定暫存器讀取之資訊。在一寫入異動之情況 下ϋ亥回應可包括該寫入操作成功執行之確認。 該回應與起始該異動要求（=來源1]01)之組件3011之識別 95525.doc -16- 200537306 605a結合。由於該節點ID指定了用於—封包之目標組件之 識別，且由於該來源ID指定了用於該封包之發送組件之識 別，設定由該閘道器組件3〇l2產生的封包之節點⑴等同: 由該閘暹器組件3012接收的封包之來源m(即，設定節點 ID, =來源ID0，導致回應自動發送至起始該配置異動之2件 3〇1,。用於該回應封包之來源10為該閉道器組件之識別 (如’來源叫。因此，該回應封包之標頭6〇4&為節點取/ 來源id2。該回應封包之有效負載6〇4b為來自所執行之配置 功能的回應606。 、在前述詳細說明中’已參看其中的特定例示性實施例描 述了本發明。但是，顯而易見的是，可對其進行修改與改 變而不脫離在該等附加中請專利範圍中所提出的本發明之 更廣泛的精髓與範疇。因此’應將該等詳細 為是例示性的而非限制㈣。 【圖式簡單說明】 圖1a展示了經由一匯流排相互連接之組件； 回5展不了經由一點對點鏈結之網袼相互連接之組件； 圖2展示了一 1/〇架構之一實施例； :展示了基於鏈結之計算系統之一實施例； 轉：1展不了一包括一協助將-用於-1/0配置異動之位址 一—封包之源解碼器的基於鏈結之計算系 貫施例； 心 圖 5 BL -y- 了 g 之 ^ f 一將—用於一i/o配置異動之位址轉換為一封 匕之方法之一實施例；及 95525.doc -17- 200537306 圖6展示了用於建立— *於根據圖5中之方法所產 包之回應封包的方法之—實施例。 【主要元件符號說明】 l〇la ， l〇2a ， 103a， 電子組件 10Na 120 匯流排 110a 電子組件 140 網袼 13(^，1302， 1303， 雙向點對點鏈結 130n 200 基於鏈結之I/O區段 201 根綜合體 202 開關 204 橋接器 205! ， 2052 ， 2053， 單元 2054，2055I/O 208 配置異動 30〇i ， 3002 I/O區段 301! ， 3012 ， 3013， 組件 3014 313! ^ 3132 記憶體映射 340 網路 401 組件 402 來源位址解碼器 ♦95525.doc 200537306 403 網路連接層 404 封包 405 405a 405b 406 413 414 440 異動位址 異動位址之一部分 匯流排/裝置/功能/已擴展之暫存器/ 暫存器部分 節點ID輸出 記憶體映射 查詢邏輯電路 網路 95525.doc -19-

Claims (1)

  1. 200537306 十、申請專利範圍： 1 · 一種方法，其包括： 使用一配置異動位址之至少一部分來在一記憶體内實 ^ 查岣’該配置異動在一連接至一基於鏈結之計算系 統中之一 I/O區段的I/O單元處實施一配置功能，該查詢用 於識別一在該基於鏈結之計算系統中之組件，經由在該 基於鏈結之計算系統中之該組件來存取該I/O區段。 2·如請求項1之方法，其中該I/O區段為在該基於鏈結之計算 系統中之複數個I/O區段中的一個。 3·如請求項2之方法，其中該部分特定識別來自該等複數個 1/0區段中之該I/O區段。 4·如請求項1之方法，其中該配置異動為一自該1/〇單元讀取 資訊之讀取配置異動。 5 · 士 #求項1之方法，其中該配置異動為一向該J/Q單元寫入 資訊之寫入配置異動。 月東項1之方法，其中該配置異動位址包括一識別在該 I/O區中之一匯流排或一鍵結之參數。 7 · 士明求項1之方法，其中該配置異動位址包括一識別該"〇 單元之參數。 8·如請求項1之方法，其中該配置異動位址包括一識別待在 A I/O單元處實施之該配置功能之參數。 士月求項1之方法，其中該配置異動位址包括一識別在該 I/O區段中之特定暫存器空間之參數。 1〇·如請求項丨之方法，其中該方法進一步包括形成一封包， 95525.doc 200537306 ，、包括-識別該封包之目標的目標參數，該目標參數 別該組件’該封包亦包含該1/〇區段能瞭解之參數，且： 等參數被引導以在該I/O單元處實施該配置功能。" 11. 12, 13. 14. 15. 16. 如》月求項1G之方法，其進—步包括在該組件處接收該封 包並在該I/O單元處實施該配置功能。 如》月求項11之方法’其進一步包括將亦來自該組件之第 二封包發送至一在該基於鏈結之計算系統中的第二組 件’藉此在該第二組件實施該使用—配置異動位址，該 封包進一步包含該第二組件作為該封包之發送者之一識 別’該第二封包包含該作為該第二封包之目標的識別。 如請求項12之方法’其中該配置功能為—讀取功能且該 第二封包包含自該I/O單元讀取之資訊。 一種設備，其包括： 一包括查詢邏輯電路與記憶體電路之來源位址解碼 器，該來源位址解碼器具有至少接收一配置異動位址之 一部分的輸入線路，該配置異動在一連接至一基於鏈結 之計算系統中之一 I/O區段的1/〇單元處實施一配置功 月b，该來源解碼器具有呈現一在該基於鏈結之計算系統 中之組件之識別的輸出線路，經由在該基於鏈結之計 算系統中之該組件來存取該1/0區段。 如請求項14之設備，其中該1/〇區段為在該基於鏈結之計 算系統中之複數個I/O區段中的一個。 如睛求項15之設備，其中該部分特定識別來自該等複數 個I/O區段中之該I/O區段。 95525.doc 200537306 17.如請求項14之設備，其中該配置異動可為一自該1/0單元 讀取資訊之讀取配置異動。 1 8.如請求項14之設備，其中該配置異動可為一向該I/O單元 寫入資訊之寫入配置異動。 1 9 ·如明求項14之設備，其中該配置異動位址包括一識別在 該I/O區段中之一匯流排或一鏈結之參數。 20·如請求項14之設備，其中該配置異動位址包括一識別該 I/O單元之參數。 2 1 ·如請求項14之設備，其中該配置異動位址包括一識別待 在該I/O單元處實施之功能之參數。 22·如請求項14之設備，其中該配置異動位址包括一識別在 該I/O區段中之特定暫存器空間之參數。 23· —種設備，其包括： 一基於鏈結之計算系統，其包括一經由一網路通信地 耦合至一第二組件之第一組件，該網路包括在該第一與 該第二組件之間傳送資訊之銅電纜，該第一組件包括一 包括查詢邏輯電路及記憶體電路之來源位址解碼器，該 來源位址解碼器具有至少接收一配置異動位址之一部分 的輸入線路，該配置異動在一與一經由該第二組件存取 之I/O區段連接之一 I/O單元處實施一配置功能，該來源解 碼為具有呈現遠第二組件之一識別的輸出線路。 24.如請求項23之設備，其中該1/〇區段為在該基於鍵結之計 算系統中之複數個I/O區段中的一個。 25·如請求項24之設備’其中部分特定識別該來自該等複數 95525.doc 200537306 個ι/ο區段中之該ϊ/〇區段。 26. 如請求項23之設備，其中該配置異動可為一自該I/O單元 讀取資訊之讀取配置異動。 27. 如請求項23之設備，其中該配置異動可為一向該I/O單元 寫入資訊之寫入配置異動。 28. 如請求項23之設備，其中該配置異動位址包括一識別在 該I/O區段中之一匯流排或一鏈結之參數。 29·如請求項23之設備，其中該配置異動位址包括一識別該 I/O單元之參數。 30.如請求項23之設備，其中該配置異動位址包括一識別待 在該I/O單元處實施之功能的參數。 3 1.如請求項23之設備，其中該配置異動位址包括一識別在 該I/O區段中之特定暫存器空間的參數。 95525.doc
TW093124860A 2004-05-10 2004-08-18 Method and apparatus of i/o configuration messaging within a link-based computing system TWI310903B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/843,286 US20050262391A1 (en) 2004-05-10 2004-05-10 I/O configuration messaging within a link-based computing system

Publications (2)

Publication Number Publication Date
TW200537306A true TW200537306A (en) 2005-11-16
TWI310903B TWI310903B (en) 2009-06-11

Family

ID=34930583

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093124860A TWI310903B (en) 2004-05-10 2004-08-18 Method and apparatus of i/o configuration messaging within a link-based computing system

Country Status (7)

Country Link
US (1) US20050262391A1 (zh)
EP (1) EP1596307B1 (zh)
KR (1) KR100643815B1 (zh)
CN (1) CN100382056C (zh)
AT (1) ATE361498T1 (zh)
DE (1) DE602004006235T2 (zh)
TW (1) TWI310903B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8185602B2 (en) 2002-11-05 2012-05-22 Newisys, Inc. Transaction processing using multiple protocol engines in systems having multiple multi-processor clusters
US7987312B2 (en) * 2004-07-30 2011-07-26 Via Technologies, Inc. Method and apparatus for dynamically determining bit configuration
US20060155843A1 (en) 2004-12-30 2006-07-13 Glass Richard J Information transportation scheme from high functionality probe to logic analyzer
US7370135B2 (en) * 2005-11-21 2008-05-06 Intel Corporation Band configuration agent for link based computing system
US20090063894A1 (en) * 2007-08-29 2009-03-05 Billau Ronald L Autonomic PCI Express Hardware Detection and Failover Mechanism

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204830A (ja) * 1992-01-29 1993-08-13 Nec Ic Microcomput Syst Ltd 入出力制御装置
US5394556A (en) * 1992-12-21 1995-02-28 Apple Computer, Inc. Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph
JPH06236345A (ja) * 1993-02-09 1994-08-23 Mitsubishi Electric Corp 信号伝送用バス
US5608876A (en) * 1995-05-22 1997-03-04 International Business Machines Corporation Add-in board with enable-disable expansion ROM for PCI bus computers
US5793997A (en) * 1996-01-11 1998-08-11 Hewlett-Packard Company Interface architecture for connection to a peripheral component interconnect bus
US5961623A (en) * 1996-08-29 1999-10-05 Apple Computer, Inc. Method and system for avoiding starvation and deadlocks in a split-response interconnect of a computer system
US6009488A (en) * 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6233641B1 (en) * 1998-06-08 2001-05-15 International Business Machines Corporation Apparatus and method of PCI routing in a bridge configuration
US6501761B1 (en) 1999-02-25 2002-12-31 Fairchild Semiconductor Corporation Modular network switch with peer-to-peer address mapping communication
US6324581B1 (en) * 1999-03-03 2001-11-27 Emc Corporation File server system using file system storage, data movers, and an exchange of meta data among data movers for file locking and direct access to shared file systems
US6389432B1 (en) * 1999-04-05 2002-05-14 Auspex Systems, Inc. Intelligent virtual volume access
US6810427B1 (en) * 1999-04-23 2004-10-26 Nortel Networks Limited Router table manager
US6516375B1 (en) * 1999-11-03 2003-02-04 Intel Corporation Peripheral component interconnect (PCI) configuration emulation for hub interface
US6526462B1 (en) * 1999-11-19 2003-02-25 Hammam Elabd Programmable multi-tasking memory management system
US6985988B1 (en) * 2000-11-09 2006-01-10 International Business Machines Corporation System-on-a-Chip structure having a multiple channel bus bridge
US6874036B2 (en) * 2001-02-08 2005-03-29 International Business Machines Corporation Network management server combining PDUs to minimize bandwidth consumption at data link layer
EP1370947A4 (en) * 2001-02-13 2009-05-27 Candera Inc STORAGE VIRTUALIZATION SERVER SILICON BASE
US6836813B1 (en) * 2001-11-30 2004-12-28 Advanced Micro Devices, Inc. Switching I/O node for connection in a multiprocessor computer system
US6883057B2 (en) * 2002-02-15 2005-04-19 International Business Machines Corporation Method and apparatus embedding PCI-to-PCI bridge functions in PCI devices using PCI configuration header type 0
US6915365B2 (en) * 2002-03-22 2005-07-05 Intel Corporation Mechanism for PCI I/O-initiated configuration cycles
US7979573B2 (en) * 2002-05-15 2011-07-12 Broadcom Corporation Smart routing between peers in a point-to-point link based system
US20040019704A1 (en) * 2002-05-15 2004-01-29 Barton Sano Multiple processor integrated circuit having configurable packet-based interfaces
US7080283B1 (en) * 2002-10-15 2006-07-18 Tensilica, Inc. Simultaneous real-time trace and debug for multiple processing core systems on a chip
US7380018B2 (en) * 2003-05-15 2008-05-27 Broadcom Corporation Peripheral bus transaction routing using primary and node ID routing information
US7170315B2 (en) * 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7103823B2 (en) * 2003-08-05 2006-09-05 Newisys, Inc. Communication between multi-processor clusters of multi-cluster computer systems
US7210000B2 (en) * 2004-04-27 2007-04-24 Intel Corporation Transmitting peer-to-peer transactions through a coherent interface

Also Published As

Publication number Publication date
ATE361498T1 (de) 2007-05-15
CN100382056C (zh) 2008-04-16
US20050262391A1 (en) 2005-11-24
EP1596307A1 (en) 2005-11-16
DE602004006235D1 (de) 2007-06-14
CN1696915A (zh) 2005-11-16
KR20050107724A (ko) 2005-11-15
TWI310903B (en) 2009-06-11
DE602004006235T2 (de) 2008-01-10
EP1596307B1 (en) 2007-05-02
KR100643815B1 (ko) 2006-11-10

Similar Documents

Publication Publication Date Title
EP1866778B1 (en) Method and apparatus for improving the performance of usb mass storage devices in the presence of long transmission delays
JP3799184B2 (ja) 通信方法、送信方法、受信方法及びそれらを実施する装置
JP4931787B2 (ja) データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（トランザクション・プロトコルおよび共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法）
US7694047B1 (en) Method and system for sharing input/output devices
JP5362980B2 (ja) データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（ソケット接続および共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法）
TWI269172B (en) Method, system and machine-accessible medium having stored thereon instructions for processing a transmission from a first device to a second device, and repeater coupled to a first device and a second device
JP4928732B2 (ja) データ転送システム及び電子機器
US20060004935A1 (en) Multi-protocol bridge
EP3465453B1 (en) Reduced pin count interface
JP2008152786A (ja) データ処理システム内で１つまたは複数のエンドポイントの第１の物理機能から第２の物理機能に仮想機能を移行するための方法、プログラム、およびシステム（単一ルート・ステートレス仮想機能の移行のためのシステムおよび方法）
JP2008165776A (ja) データ処理システムの複数のルート複合体間の通信のために共用メモリを初期設定するための方法、プログラム、およびシステム（複数のルート複合体全域でエンドポイントを共用するために共用メモリを初期設定するためのシステムおよび方法）
JPWO2015194534A1 (ja) スイッチ装置とコンピュータシステムと方法並びにプログラム
JP2013527955A (ja) ＰＣＩｅアーキテクチャ中でのＩ／Ｏ拡張要求および応答のルーティング
CA2733089A1 (en) Method and apparatus for connecting usb devices to a remote computer
EP1516261B1 (en) Bus system, station for use in a bus system, and bus interface
TW200537306A (en) I/O configuration messaging within a link-based computing system
KR20180023543A (ko) 시리얼 통신으로 메모리를 제공하기 위한 장치 및 방법
CN112380152A (zh) 一种NVMe-oF异构存储访问控制器及访问方法
TWI649985B (zh) 結合快速周邊元件互連匯流排與乙太網路的網路通訊方法、系統及控制器
TWI226553B (en) Bus adapting module
CN117421268A (zh) 一种互联系统、设备及网络
US20160275038A1 (en) Method for communication using pci express dedicated communication module and network device including the same
JP2002244991A (ja) マルチイニシエータ制御装置及びその方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees