TW200529403A - Efficient gate coupling electrostatic discharge protection circuit with redundant structures - Google Patents

Efficient gate coupling electrostatic discharge protection circuit with redundant structures Download PDF

Info

Publication number
TW200529403A
TW200529403A TW093104156A TW93104156A TW200529403A TW 200529403 A TW200529403 A TW 200529403A TW 093104156 A TW093104156 A TW 093104156A TW 93104156 A TW93104156 A TW 93104156A TW 200529403 A TW200529403 A TW 200529403A
Authority
TW
Taiwan
Prior art keywords
circuit
electrostatic discharge
gate
voltage
scope
Prior art date
Application number
TW093104156A
Other languages
English (en)
Other versions
TWI231031B (en
Inventor
Joe Wang
Wesley Sung
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW093104156A priority Critical patent/TWI231031B/zh
Priority to US11/059,517 priority patent/US7440247B2/en
Application granted granted Critical
Publication of TWI231031B publication Critical patent/TWI231031B/zh
Publication of TW200529403A publication Critical patent/TW200529403A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H10D89/814Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the FET, e.g. gate coupled transistors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

200529403____ 五、發明說明(1) 一、 【發明所屬技術領域】 本發明係有關於一種電路設計,特別是有關於一種靜 電放電保護的電路設計。 二、 【先前技術】 電放電 積度的 集積度 導體製 成電子 氧化層 發展輕 ’或者 成金屬 術以及 放電的 ’進而 件閘極 之下降 内部的 靜 電路集 體電路 先進半 壞,造 如閘極 薄,以 的問題 矽上形 製程技 對靜電 電依舊 其是元 壓也隨 使元件 (ESD; Electrostatic Discharge)隨著積楚 增加,與元件的尺寸的縮小化,衍生了在赛 的製程中較過去更嚴重的可靠性問題。因為
程的改變,使得果容易遭受靜電放電的破 電路的故障,影響電子電路上的可靠度。例 為了配合元件縮小化及元件特性,不得不變 ,摻雜晶石夕層(LDD)結構來解決熱載子效應 疋為減少CMOS元件的寄生電阻所使用的多晶 矽化層(Silicide)製程等等。但因為先進的 兀件尺寸細小,使得深次微米CM〇s積體電路 :護能力下:。然而外界環境中所產生的靜
5得因靜3電而損傷的情形越來越多,尤 =愈使得原來的氧化層崩潰電 門;ί丨择雷的ί地導弓丨靜電電流而不致於 間極Χ到靜電的傷害是相當重要的考量。 因此’如果如第一 Α圖所示,以一 鬧極接地之N-p、结構
200529403
(Gated funded N_P Structure)作為弓丨流靜電放電的 護電路,單純使用傳統的互補式金氧半場效電晶體引 流靜電放電的保護元件’將會遭遇到間極氧化層被高作號 電壓所破Μ,使得可靠度不穩定。所以在輸出入電路;心 Uoierant !/0 Circuit)中常以串疊結構(Cascade
Structure)來解決這樣的問題,如第—b圖所示,串疊兩 =極接地之N型金氧半場效電晶體, 電的保護元件。 砰电風 雷曰ϊ ΞΤΛ護元件的機制,主要倚靠寄生的雙載子npn 電:肢因a、、、内朋潰(Zener Breakdown)導通的特性,來引 j静電放電。就傳統ESD保護電路閘極接地之N_p結構而 :触在N型金氧半場效電晶體部份有一寄生的NpN雙載子電 曰曰,,它的基極(Base)端連接至接地端(Gr〇und),與 璺結構相比,它有著較短的基極長度。而串疊結構,因 曰個N型金氧半場效電晶體,其所寄生的雙載子電 II接Ό1相較之下具有較長的基極寬度。對於串疊的NM〇S =’有著更長的基極端,意謂更不易導通寄生的雙 電晶體,使得觸發電壓變得更高,抗靜電放電能 :顯:降。事實上,傳統的靜電保護電路主要是以靜電 #今1丨/爪電路來引流靜電放電’因此靜電保護電路可以有 =σ二種不同的設計,如Ν-Ρ結構與串疊結構等等。另 。邊電彳呆4電路還需要額外的設計讓ESI)電流的破壞不 月向表面而往基板(Substrate)方向流動,避免過大電
200529403
造成局部過熱 五、發明說明(3) 流集中於表面 甚至損壞元件。 據此,如果僅以一靜電放電引流電路來引流靜電放電 的話,可能會因為瞬間電流超過預期之設計而損壞,若是 為此加強靜電放電引流電路之結構,&會有降低靜電放電 能力的問冑,因此有了如第-c圖所示之設計,係以並聯 1個靜電放電引流電路來分攤個別靜電放電引流電路上 放電引流電路此靜電放電引 其他結構之;電放電路亦可以為N_p結構或 ,.«-M0S Λ ^ 5 ;b t ^ m 士 Η上丧點分別為A、B、C與D 〇 B點 ^以連接—第—級電路,而D點用以串連-電阻E,因為耗 合效應,所以β點與D點對地會產生 為耦 ΓΐΓΛ所連接的電阻必需匹配’才能使得問極在引ϊ :程:不會集中於某一串疊結構,㊄成局部過 :ΪΞΓ電路上’其他傳統的靜電放電引流電路也? 文萌竿推鼻出第一級電路實際的 使得Ε點的電阻難以與其匹配,電:相:困難的 電阻不匹配,使得靜電放電引流電二-因為 也不同,而、生士甘 .._ , .. 電放電的時間長 “成某一靜電放電引流電路不再弓丨流靜電:
200529403__ 五、發明說明(4) 時’靜電全部集中在另一靜電放電引流電路。尤其整體電 路一旦製作完成後,E點電阻將不能被改變,為了能夠調 整電阻,因此有了如第一D圖所示之設計,加入一個n-M0S 來利用閘極的電位來控制E點的電阻。這樣的設計雖然有 了部份的改良’然而還是無法解決電阻難以實際估計的問 題’在實際應用上B點所連接之第一級電路變化太多,以 上述第一C圖的電組E與第一])圖N_M〇s並不能解決b點與^^點 電阻不匹配的問題,因此如何使得各靜電放電引流電路能 夠平均地引流靜電放電為目前靜電放電保護電路的重要關 發明内容 以避t:: :一 f要目的在提出一種靜電放電保護電路, 以避免因靜電而損壞元件。 吩 連接的在避免各靜電放電引流電路因所 成靜電過份集中於部份靜電放電引流電^引心不千均,造 依據以上所述之目的,本 放電保護電路,利用一閘極電性耦合於;種=耦合靜電 衍生電路:於自第-級電路衍:: 的串逢結構’來作為引流靜電敌電的保護電路,
第9頁
IH 200529403
此衍生電路與第一級電路在引流靜電放電日寺,彼此間的電 阻匹配,使得靜電電流不會集中於部份串疊結構。 四、【實施方式】 本么明的一些貫施例會詳細描述如下。然而, 細描述外丄本發明還可以廣泛地在其他的實施例施行,^ 本明的範圍不文限定,其以之後的專利範圍為準。 再者,為提供更清楚的描述及更易理解本發明, 内各部分並沒有依照其相對尺寸繪圖,某些尺寸盥 : 關尺度相比已經被誇張;不相關之細節部分也未 出,以求圖示的簡潔。 、日 在先前技術中 流至接地線路。如 靜電放電引流電路 並且並聯於數個其 放電引流電路時, 電引流電路。其主 之電阻與第一級電 電性耦合一電阻, 阻會因推估得不夠 第一級電路間的電 ’靜電放電係由一靜 果所採用的靜電放電 與内部電路中的第一 他耦合於相應第一級 容易造成靜電流過於 要原因係其他靜電放 路不匹配。例如其他 此電阻係由此第一級 準確或因溫度改善而 阻不匹配。 電放電保護電路引 保護電路係由一個 級電路電性耦合, 電路之電阻的靜電 集中部份的靜電放 電引流電路所耦合 靜電放電引流電路 電路所推估,此雷 改變,使得電2
第10頁 200529403 五、發明說明(6) 據此’本發明提出將复 級 双電路複製㈣生的電引流電路與由第— 電放電引流電路各自耦人=路電性耦合,也就是每一個靜 -級電路複製,只要φ 7生電路。此衍生電路可由第 電壓時,衍生電路與第1纟電引流電路之電壓在其維持 並不限制衍生電路的結槿及電路,電阻能夠匹配,本發明 級電路匹配,各靜電放電,句活說,因衍生電路與第一 引流靜電至接地線路,避電路亦匹配,因此能夠同步 件。 免静電放電破壞内部電路的元 m .Vl· ^sL ^ 0Η ΛΑ - I複製 I為 良制本 tf弓丨 Z佳實 。%一 〖231 及極 g 二 200529403 五、發明說明(7) -- 閘極242分別與串接電路27 —電源2 71及串接電路27 一第一 級串接電路2 7 3電性_合,此第一極串接電路2 7 3可能有一 個或數個接點(如Al、A2)與此電路中之第二級電路$性搞 合,同時第一汲極231與第二源極2 43分別與一串接電路27 及接地線路272電性耦合。因此第一源極233至第二汲極 2^1間形成一第一共享擴散區,此第一共享擴散區的長短 $制著第一串疊結構2 1的第一啟始電壓與第二維持電壓。 當第一汲極2 3 1的電壓達到第一起始電壓時,電流被引流 穿過第一串豐結構2 1,同時電壓會被壓抑並漸減至一 持電壓。 +
此$、,第二串疊結構22係由一第三金氧半場效電晶旁 。之第二源極253與一第四金氧半場效電晶體26之第四汲 篦26 1串聯而成,形成一個以第三金氧半場效電晶體25之 極251與一第四金氧半場效電晶體26之第四源極26 汲極與源極的寄生金氧半場效電晶體。此外第三^ 二^ %效電晶體25的第三閘極252與第四金氧半場效電晶 =的第四閘極262分別與電源271及前述之由第一級串才 73衍生的一衍生電路223電性耦合,同時第三汲極 與第四源極2 6 3分別與串接電路27及其接地線路272電 搪今=。因此第三源極253至第四汲極261間形成第二共^ 的^ :,此第二共享擴散區的長短控制著第二串疊結構2 達到:啟始電壓與第二維持電壓。當第三汲極2 5 1的電壓 J第二起始電壓時,電流被引流穿過第二串疊結構22,
第12頁 200529403
同時電壓會被壓抑並漸減至第二維持電壓 因 者有著 與維持 與維持 電壓。 時,可 成的電 登結構 壓也因 構與第 結構閘 配,因 分攤到 構的問 fnL第:1疊結構21與第二串疊結構22匹配,兩 相同的起始電壓(第—把# 雷陳〔定,,..^ i始電壓等於第二起始電壓) 電壓(第一維持電壓與第-雄 如第:圖所干ίΪί:電路的啟始電壓與維持 ▲ Ϊ : Ξ : 接電路27之電壓達到啟始電壓 知疋由電源以外的其他電源 η , ^ ^ ,、心电你供電(如靜電放電)所造 壓,此電源以外的苴他雷、、馬 命梦一虫田^ 電源所提供的電流由第一串 與第一串豐結構同時引令 51 L到接地串接電路272,電 此被壓抑且降到維括π -串a处μ m 同時,因為第-串疊結 一串逢、_口構引流電流時,第一 κ私八w 士人 串豐結構與第二串疊 極所分別耦合的第一级雷 且 ^ ^ ^ ,1 ^ ^ 、、及電路與衍生電路之電阻匹 此兩#引流電流的時問士 夂电晶“也因此電流能平均 題。 ^ ; ^心過於集中於部份串疊結 P_M〇s /金氧半%效電晶體可以是N-M0S或 路·Λ’Λ 此並不加以限制。再者,上述之串接電 路可此為其他内部電路與其他輸 工二閉極242所電性輕合的第一級電路電路:的二 Γ : : ;: f^^2 51 ^^ Λ -V ^ ^ 八:”極輕合靜電放電保護電路主要是將引流前的電壓 五、發明說明(9) 藉以將靜電放電的電流引流。 據此,本發明不但具有以多個靜電放 引流高電壓(靜電放電)的電流,各靜 ^ 流的時間彼此匹配,並且不需去 机電 複雜的設計,僅以將第一绂啻,々、—▲示、次电路的 计,即可將電流有效地平均引流至各靜電 定本二士所Ϊ僅為本發明之較佳實施例而已,並1 技術‘域;直睛專利權利;同時以上的描述,對力 發明所揭示之明瞭及實施,因此其他4 在下述之申範圍;成的等效改變或修飾,女 路同步 路所引 電阻與 修改的 放電引 用以限 熟知本 脫離本 應包含 200529403 圖式簡單說明 本發明相對於先前技藝之優點與好處在於參考下列圖 示與具體實施例比較後將更容易顯現,其中: 第一 A圖至第一 D圖為先前技術之示意圖; 第二圖為本發明較佳實施例之示意圖;及 第三圖為本發明較佳實施例之電流與電壓之曲線圖。 主要部份之代表符號: 10 輸出入電路 A 閘極A B 閘極B C 閘極C C 閘極C E 電路E 21 第一串疊結構 22 第一串疊結構 23 第一金氧半場效電晶體 231 第一没極 232 第一閘極 233 第一源極 24 第二金氧半場效電晶體 241 第二汲極
第15頁
200529403 圖式簡單說明 242 第二閘極 243 第二源極 25 第三金氧半場效電晶體 2 51 第三沒極 252 第三閘極 253 第三源極 26 第四金氧半場效電晶體 261 第四汲極 262 第四閘極 263 第四源極
27 串接電路 271 電源 272 接地電路 273 第一級電路
第16頁

Claims (1)

  1. 200529403
    電放電保護 電路,包含: 六、申請專利範圍 1 · 一種結構 一第一 第一沒極與 合,並且該 第二汲極與 與該電路中 二閘極電路 至少一 第三汲極與 合’並且該 第四没極與 與該接地電 路電性耦合 重複的閘極 串疊結構, 第一金氧半 第一閘極, 第一閘極與 第二金氧半 第二閘極, 的接地電路 與一第一級 第二串疊結 第三金氧半 第二閘極, 第二閘極與 第四金氧半 第四閘極, 路及該第三 於衍生自該 耦合靜 包含: 場效電 晶體,係包含一第一源 其中該第一汲極與一 極 一電源 場效電 其中該 及該第 電路電 構,各 場效電 其中該 該電源 場效電 其中該 源極電 第一級 電性耦合; 晶體,係包 第一源極及 一源極電性 性耦合;以 該第二串疊 曰曰體’係包 第三汲極與 電性耦合; 晶體,係包 第四源極及 性耦合,並 電路之一衍 電路電性耗 及 2 ·如申請專利範圍第i 放電保護電路,其甲上 離控制一第一啟始電壓 3·如申請專利範圍第2 放電保護電路,其中上 項所述之結構重複 述之第一汲極與該 第一維持電壓 及 含一第二源極、 5亥第二沒極分別 輕合,並且該第 及 結構包含: 含一第三源極、 該電路電性耦 含一第四源極、 该第四汲極分別 且該第四閘極電 生電路。 的閘極耦合靜電 第一源極間之距 項所述之結構重複 述之第一汲極與該 的閘極耦合靜, 第"一源極間之,
    第17頁
    六、申請專利範圍 壓漸增至該第一啟始電壓後被壓抑並漸減至該第一維持電 壓。 L ^如,申請專利範圍第2項所述之結構重複的閘極耦合靜電 放電保護電路,苴φ μ、+,々结 、 Γκ ^ ^ 八中上述之第一汲極與該第二源極間之電 ι達“亥第-啟始電壓時,該電路係受到靜電放電。 ㈣㈣2項所述之結構重複的閑㈣合靜電 離巧制曾路,其中上述之第三汲極與該第四源極間之距 離控制一第二啟始電壓及一第二維持電壓。 放電保申專利粑圍第5項所述之結構重複的閘極耦合靜電 壓漸增IS丄上述之S汲極與該第四源極間之電 壓。 Λ —啟始電壓後被壓抑並漸減至該第二維持電 放電保、專利範圍第5項所述,結構重複的閘極耦合靜電 壓達到兮楚路,其中上述之第二汲極與該第四源極間之電 Μ第二啟始電壓時,該電路係受到靜電放電。 ‘ •人w m ]工不两,y砰 第一維持電壓與該第二維持 放電保申增專利範圍第5項所述之結構重複的閘極耦合靜 、°蔓電路,盆中卜 唆一从丨丄也一 壓匹配。 ,、甲上述之
    第18頁 200529403 六、申請專利範圍 _ 9.如申請專利範圍第〗項所 放電保護電路,其中上述 ^、,Ό構重稷的閘極耦合靜電 電同時經該第一串疊結構ϋ路,,一靜電放電時,該靜 路。 一第一串豐結構引流至該接地電 1 電。放範上項所述之結構重複的閉極… 與第二串養結構引流第…結構 生電路之電阻匹配。 電路吟,该第一電路與該衍 電放電二二利乾圍第9項所述之結構重複的閘極耗人靜 二串其中上述之靜電經該第-串疊結^ 且、、、。構引流至該接地電路之時間匹配。 ^苐 ^ 111 m ^ ^ ^ ^ ^ ^ ^ # t 製。 八中上述之竹生電路係該第一級電路之複 13· 第 合 於 一種結構重複的閘極耦合靜電放電保護電路,包含: 第 串疊結構,包含·· 、、5 k 了第一金氧半場效電晶體,係包含一第一源極 並極與第一閘極,其中該第一汲極與一電路電性耦 ^且該第一閘極與電路一電源電性耦合,該電 啟始電壓; ,τ>
    第19頁 200529403 六、申請專利範圍 第二汲極與第二 第二汲極,該第一共 晶體與該第二金 一第一共享擴散區 享擴散區 場效電晶 結構,各 半場效電 ,其中該 與該電源 半場效電 ,其中該 極電路電 耦合,並且該 至少一第 一第 第三汲極與第 合,並且該第 一第 第四汲極與第 搞合,並且該 路之一衍生電 一第 第四汲極,該 晶體與該第四 金氧半場效電 閘極,其中該 第二閘極電路與 金氧半 二串疊 三金氧 三閘極 三閘極 四金氧 四閘極 第四閘 路;及 二共享 第二共 金氧半 日日體,係包含一 第二源極與一接 二第一級電路電 係電性耦合該第 分別以該第一金 體為源極與汲極 5玄第二串疊結構 晶體,係包含一 第二汲極與該電 電性耦合; 晶體,係包含一 第四源極與該接 性耦合於衍生自 擴散區 區 係電性耦合該第三源極至該 ^別以該第三金氧半場效電 體為源極與汲極。 第二源極、 地電路電性 性輕合;及 一源極至該 氧半場效電 ;以及 包含: 第*才虽、 路電性耦 第四源極、 地電路電性 該第一級電
    14·如申凊專利範圍第1 3項所述之結構重複的閘極耦合靜 電放電保護電路,其中上述之第一汲極與該第二源極間之 距離控制一第一啟始電壓及,第~維持電壓。 1 5 ·如申請專利範圍第1 4項所述之結構重複的閘極耦合靜 電放電保護電路,其中上述之第一汲極與該第二源極間之
    200529403 六、申請專利範圍 電壓當漸增至兮楚 維 持電壓。 ^第—啟始電壓後被壓抑並漸減至該第 16· 如申請哀-r» 電放電保護電:範”14項所ί 士結構重複的閉極輕合靜 電壓達到該第—中上述之f “'及極與該第二源極間之 啟始電壓時,該電路係受到該靜電放電。 2放= ”第14項所ΐ之結構重複的閘極輕合靜 距離控制一第:4其中上述之J三及極與該第四源極間之 乐〜啟始電壓及一第二維持電壓。 電放Hi t範圍第17項所結構重複的閘極耦合靜 電壓當漸^ μ ㈣第四源極間之 持電i\ S至该第二啟始電歷後破壓抑並漸減至該第二維 “·如申請專利範圍第丨7項所述之結構重複的閘極耦合 電=電保護電路,其中上述之第三汲極與該第四源極間^ 電壓達到該第二啟始電壓時,該電路係受到靜電放電。 20·如申請專利範圍第丨7項所述之結構重複的閘極耗合靜 電放電保護電路,其中上述之第一啟始電壓與該第二啟^ 電壓係與該啟始電壓匹配。 第21頁 200529403 六、申請專利範圍
    21·如申請專利範圍第1 3項所述之結構重複的閘極耦人靜 電放電保護電路,其中上述之電路受到一靜電放電所 之一電流時,該電流同時經該第一串疊結構與第二串疊^ 構引流至該接地電路。 22·如申請專利範圍第21項所述之結構重複的閘極耦合靜 電放電保護電路,其中上述之電流同時經該第一串疊二j 與第二串疊結構弓丨流至該接地電路時,該第一電路盥誃 生電路之電阻匹配。 〆 2 3 ·如申請專利範圍第2 1項所述之結構 電放電保護電路,其中上述之電流經該 二串疊結構引流至該接地電路之時間匹 重複的閘極耗合靜 第一串疊結構與第 配。
    2 4· 如申請專 電放電保護電 複製。 利範圍第1 3項所述之結構重複的閘極耦合靜 路,其中上述之衍生電路係該第一級電路之 2 5 κ ^ 電放^ ^專步利範圍第14項戶斤述重複的閘極輕4 電放電。、遭電路’丨中上述之電卜之其他電源供電
    200529403 六、申請專利範圍 複製。 級電路之 27.如t請專利|| ®第13項戶斤述之結構重複的問極搞合靜 電放電保護電路,其中上述之衍生電路係該第一 同位電路。 2 8. 一種結構重複的靜電放電保護電路,包含· 一第一靜電放電引流電路,該第一靜電放電引流電路 係與一第一級電路電性搞合;以及 一第二靜電放電引流電路,該第二靜電放電引流電路 與該第一靜電放電引流電路旅聯,並且該第二靜電放電引 流電路電性耦合於衍生自該第一級電路之一衍生電路。 29·如申請專利範圍第28項所述之結構重複的靜電放電保 護電路’其中上述之第一靜電放電引流電路具有一第一啟 始電壓及一第一維持電壓。 3 0·如申請專利範圍第2 9項所述之結構重複的靜電放電保 護電路’其中上述之第一靜電放電引流電路之電壓漸增至 該第一啟始電壓後被壓抑並漸減至該第一維持電壓。 31.如申請專利範圍第2 9項所述之結構重複的靜電放電保 護電路’其中上述之第一靜電放電引流電路之電壓達到該 第一啟始電壓時,該電路係受到靜電放電。
    第23頁 200529403 六、申請專利範圍 3 2.如申請專利範圍第2 9項所述之結構重複的靜電放電保 護電路,其中上述之第二靜電放電引流電路之具有一第二' 啟始電壓及一第二維持電壓。 33·如申請專利範圍第32項所述之結構重複的靜電放電保 護電路,其中上述之第二靜電放電引流電路之電壓漸增至 該第二啟始電壓後被壓抑並漸減至該第二維持電壓。 34·如申請專利範圍第32項所述之結構重複的靜電放電保 4電路’其中上述之第二靜電放電引流電路之電壓達到該 第一啟始電壓時,該電路係受到靜電放電。 35·如申請專利範圍第32項所述之結構重複的閘極耦合靜 電放電保護電路,其中上述之第一維持電壓與該第二維持 電壓匹配。 3 6·如申晴專利範圍第2 8項所述之結構重複的閘極耗合靜 2放電保護電路,其中上述之電路受到一靜電放電時,該 月价電同時經該第一靜電放電弓丨流電路與第二靜電放電引流 電路W流至該接地電路。 3 7 •如申請專利範圍第3 6項所述之結構重複的閘極耦合靜 放電保護電路,其中上述之靜電同時經該第一靜電放電
    第24頁 200529403_ 六、申請專利範圍 ^ 引流電路與第二靜電放電引流電路引流至該接地電路時, 該第一電路與該衍生電路之電阻匹配。 38. 如申請專利範圍第36項所述之結構重複的閘極耦合靜 電放電保護電路,其中上述之靜電經該第一靜電放電引流 電路與第二靜電放電引流電路引流至該接地電路之時間匹 酉己σ 39. 如申請專利範圍第28項所述之結構重複的靜電放電保 護電路,其中上述之衍生電路係該第一級電路之複製。
    第25頁
TW093104156A 2004-02-19 2004-02-19 Efficient gate coupling electrostatic discharge protection circuit with redundant structures TWI231031B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093104156A TWI231031B (en) 2004-02-19 2004-02-19 Efficient gate coupling electrostatic discharge protection circuit with redundant structures
US11/059,517 US7440247B2 (en) 2004-02-19 2005-02-17 Gate coupling electrostatic discharge protection circuit with redundant structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093104156A TWI231031B (en) 2004-02-19 2004-02-19 Efficient gate coupling electrostatic discharge protection circuit with redundant structures

Publications (2)

Publication Number Publication Date
TWI231031B TWI231031B (en) 2005-04-11
TW200529403A true TW200529403A (en) 2005-09-01

Family

ID=34910188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104156A TWI231031B (en) 2004-02-19 2004-02-19 Efficient gate coupling electrostatic discharge protection circuit with redundant structures

Country Status (2)

Country Link
US (1) US7440247B2 (zh)
TW (1) TWI231031B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080403A1 (en) * 2005-10-06 2007-04-12 David Litfin Low trigger voltage electrostatic discharge protection device
US8023237B2 (en) * 2008-09-09 2011-09-20 Mediatek Inc. ESD protection circuit and method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579200A (en) * 1993-01-29 1996-11-26 Zilog, Inc. Electrostatic discharge protection for metal-oxide-silicon feedback elements between pins
US5780897A (en) * 1995-11-13 1998-07-14 Digital Equipment Corporation ESD protection clamp for mixed voltage I/O stages using NMOS transistors
CN1180479C (zh) 2001-05-14 2004-12-15 矽统科技股份有限公司 静电放电防护电路

Also Published As

Publication number Publication date
US20050194644A1 (en) 2005-09-08
TWI231031B (en) 2005-04-11
US7440247B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
TWI222202B (en) ESD protection circuit with tunable gate-bias
TW501264B (en) Semiconductor device
TW550779B (en) Substrate charging circuit for input/output electrostatic discharge protection and its protection method
CN106257787B (zh) 静电放电保护控制电路及系统
CN108807376B (zh) 一种低压mos辅助触发scr的双向瞬态电压抑制器
US8654492B2 (en) Electrostatic discharge protection apparatus and method therefor
TWI222203B (en) ESD protection circuit with self-triggered technique
TWI231035B (en) High voltage ESD protection device having gap structure
US8208234B2 (en) Circuit with ESD protection for a switching regulator
CN102254912A (zh) 一种内嵌p型mos管辅助触发的可控硅器件
US8730624B2 (en) Electrostatic discharge power clamp with a JFET based RC trigger circuit
CN106229962B (zh) 一种电源反接保护电路
TW560041B (en) Electro-static discharge protecting circuit
TW200529403A (en) Efficient gate coupling electrostatic discharge protection circuit with redundant structures
CN105895631B (zh) 一种高压ldmos静电保护电路结构
TW425547B (en) Semiconductor integrated circuit
TWI273693B (en) Electrostatic discharge protection device
TWI283476B (en) Electrostatic discharge protection device for high voltage integrated circuit
TW544899B (en) Integrated circuit
CN109148445A (zh) 一种动态电阻及芯片及电路
CN100339988C (zh) 结构重复的静电放电保护电路
CN103811482A (zh) 静电放电保护电路
CN102254911B (zh) 一种二极管辅助触发的具有二次导通路径的可控硅器件
CN108054166A (zh) 一种多开态mos辅助触发scr的高压esd保护方案
CN207353249U (zh) 一种堆叠式静电放电保护电路

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent