TW200529313A - System and method for stress free conductor removal - Google Patents

Description

200529313 九、發明說明： 一、 【發明所屬之技術領域】 本墓種雙金屬職半導體製造處理，尤關於-種 +導體i造處理之中平坦化特徵部與層的方法與系統。 二、 【先前技術】 在典===導 常會形成過多的1路互連。這經 部為不必要及非預，導，覆蓋 特徵：、，共後續處理所需之均句二產生金屬鑲嵌 典型地，藉由化學機械拋光（CMP)盘電化 ;除=具有相當小的產能、極i的; 物、或造成典型^殘留導電殘餘 地平坦化互連與⑽介f (IL〖的移除，且無法適當 的損傷（例如内層分離、制離）CMP亦造成與應力有關 所引起的應力損傷將肋構造。由CMP 性而進-步惡化。勤降用之材制極差的内層黏著特 數。 〃，、轉又的產能財錄差的處理性能參 實質地移除覆蓋平坦化祕與方法’藉以均勻且 良之平坦化系統與方法之特徵部有最小的實際應力。改 法义麵用於半導體製造且必須適合如雙金 200529313 屬鑲嵌處理或其它半導體製造處理等處理。 三、【發明内容】 2實f例係提供—種呈雙金屬鑲嵌構造之料體的形

崇一圖案化之半導體基板。半導體基板係具有 ^圖案之中的多個特徵部之一第一導電互連材料。第一 ΐΐ=ίί:ίί';使覆蓋部平坦化。在平坦化處理之中係 κ二i除覆盍部。使—遮罩層縮小及在平坦化的覆蓋部之上 乂後、r之介電層。在後續之介電層之上形成遮罩。在後續之 形成一個或更多之特徵部及利用—第二導電互連材料 *平坦化覆盖部係包括一小的向下作用力CMp處理。平坦 盍部係包括一不產生應力之平坦化處理。 ，罩層係包括兩個或更多之遮罩層。縮小鮮層係包括移除 &或更多之遮罩層的其中—層之至少―局部。縮小遮罩層係包 ，除兩個或更多之遮罩層的至少—層。兩個或更多之遮罩層的 至少一層係包括一導電材料。 縮小遮罩層係括移除遮罩層。縮小遮罩層係包括移除實質盘 ，罩層之殘留局部齊平的第-導電之填充材料之—局部:縮小^ 罩層係包括蚀刻遮罩層。 在平坦化的覆盖部之上形成後續之介電層係包括塗佈一個或 更多之後績之介電層。後續之介電層係包括一低k值介電材料。 在平坦化的覆蓋部之上形成後續之介電層係包括平坦化後續 之介電層。平坦化後續之介電層係包括確認後續之介電層之中的 不平坦度、在整個後續之介電層之上形成第二介電層、及平坦化 6 200529313 第二介電層。第二介電層為-實f平坦的材 二介 旋塗玻璃。後續之介電層為-低!^值介電封 一 1电層為一 另一個實施例係提供係提供-種呈鑲嵌構造之半導體 案化之半導體基板。圖*化之半導

料。第-導電互連材料係具有一覆蓋部:J 的覆盍部之上形成-後續之介電層 ^ 罩。在後續之介電層之中形成一個或更多遮 iii連材料填滿—個或更多之特徵部。移除遮罩層係包括。 方法另包=J jf輸之半導體的形成 Γ有填滿圖案之中的多案個體j板 ㈡以中=2層在；?之r層係包括確認後 在後續之介續之介電層之上形成遮罩。 互連材料填滿-個或更多之卩。利用―第二導電 刻第二介電層。 将敛°卩千坦化弟二介電層係包括蝕 藉由從介電:更正確之遮罩應用的優點。又’ 疊的總體=4除非低w介電材料而可減小介電堆 本啦明之其它樣態及優畔可炎 二、， 明之原理_圖而更加清楚:彡ή下之雜說明及顯示本發 以ϋ兒明本發明。在圖示中，相似的參 兹將參照附隨的圖亓 考符號指示類似的元件。 7 200529313 四、【實施方式】 籴士 月改良之平坦化系統與方法的數個例示性實施例。孰 技士應清楚理解：即使無在此所述之某些或所有^ 疋細即，仍可貫施本發明。 處的ίΐΐΐΐ化系統與方法之—實施例係提供料體基板之各 係^質部平坦化均勻性。改良之局部平坦化均勻性 均7Ϊ層之特徵部與沉積處理之變動所引起的局部不 均句性（例如相較於中央均句性的邊緣均句性）。艮之&體千坦化 化之之—實施例的雙金屬鑲嵌處理中的圖案 传圖案化。使用遮罩圖案化^ =為i 起。亦包括轉層⑽。典型地，轉層 ιπ 板〇〇或導電互連材料120不同之材料。導電互連## 120為昝銅或銅合金或其它導電材料。 ㈣W互連材抖 _ 覆蓋部112係延伸於特徵部搬、104、 ⑽、118。如Λ2的厚度上具有相對的局部變動114、 部112的厚度^具^略^父小的特徵部104而言，其在覆蓋 的厚度上係具射目對較^的^力，^特徵部102在覆蓋部112 有厚度有些變大之覆。緊密排列的特徵部_係具 的特徵部106之阻障層n。“钱刻處理在使靠近緊密排列 2徵部102之阻障i 11Q的之^將先使靠近大 補償。 連材科之覆盍部⑴且就不均勻性加以 8 200529313 圖2顯示根據本發明之_眚 蓋部⑴的上方形成額外層观^ 層搬。在覆 刻特性的材料）。在額外層具有適當之韻 相當薄（例如約25至1(K)nm的;^7H亦可具有任意且 =章層或_。保角層2G4 ‘更多種====4 同的速心虫刻額外層202與覆蓋域理）能夠以實質相 =顯示根據本發明之—實施例的實質平坦 質平坦的堆疊之上方㈣層‘形成為實 坦為^其mi除局㈣局部平 ^ rnm Π2 2==具有崎控制而允許就所需的1:1; 氣體，但；4、生2性齒素自由基的電漿饋入 處理變數的變動盘革伽均勻性且減少由於如基板溫度之 CH3X (χ4?α^!τί("'a〇 A- . 〇2.

Lt:主:其它添加物作為銅之覆蓋部112的ί 面之鈍化。i它二:、2:2的蝕刻率控制及殘餘之銅112的頂 ”匕添加物包括’例如h2及，或CF4。這些處理的每 200529313 一個ίίΐϋ與4GG°C之間的大溫度範圍内操作。 第蝕d處理為設計成可使殘餘之 平坦的，處理，其中實質消除局部變動m%16二霄質局部 更^之後祕刻處理將移除大部份或大多數的覆 。-個或 加取終蝕刻處理以延續蝕刻處理至從 。可施 處理之中亦可包括最 ⑽，俾防止雜且提供進—步處之導電材料 操作不射料獻量地移除任-更後 導電=料！20，俾防止賴且提供進‘更=殘餘之 圖4Α顯示根據本發明之处所^的私疋性。 基板10。。第二侧_鱗,處理之 將實質同輸觸^障層⑽ ^合金椒合，與_嶋），喊含 而言;-蝕ir處里理理可實質相似或完全不同。舉例 理部不均勻性， 之濃度所引起的）之靜部112 之位置、尺寸及下方層 理之中移除整個額外層Γ〇2與部份^gf2° 3第一姓刻處 圖4B顯示根據本發明匕‘:早層T露出時)。 基板。移除部份的阻障層過阻障移除處理的 留形成在特徵部102、1〇4 j吏下方的遮罩層402露出。僅殘 二姓刻處理以高速移除大邻部份阻障層110。典型的第 具有高選擇性。舉例而言:= 的化學物質（例如Cl2、CF 為銅4，則使用时基 二韻刻處理。在另_個方 HBr、BCI3)可有效地用於第 在另個方法中，可使用如Ar (或其它惰性氣體或 10 200529313 鈍氣）基的濺鍍處理等由物理性主宰的蝕刻處理。可 ΐίί而控繼刻率與選擇性。各種處理參數係包括調整如ii 性物貝的基板溫度平衡與-個或更多之添加物（例如氏、〇2、

He、Xe、Ne、Kr等等）的含量等處理變數。 圖5為根據本發明之一實施例的進 的流程圖50,。在操作505中，在導電覆蓋部;^ 作-510中’施加第一蝕刻處理而移除大多數的二卜声 殘餘之覆蓋部m，至終t 中知加弟二侧處理而移除 故』f 操作515亦包括上述之最終蝕刻處理。最 係包f選擇性的阻障移除触化殘餘之ί ，處理之後的操作補可設計献量地辦最= 定=殘餘之導電材料12〇,俾防止脑且提供進—步處理所需的穩 圖6Α至圖6D顯示根據本發明之 二連串的化學轉換與回餘處理以提高局部均性。、、土反:= 部均句性的方法操作之流程圖·。如回银處理以提高局 1所示之基板1〇〇，基板_係具有實^；平坦迷圖 其具有不平坦的表面輪廓6〇6。 一 $復1邛602，而 以下參見圖6B與圖7,在摔作7 形成額外層_。在覆蓋部6〇在2^ 在覆蓋部6〇2的上方 而言，藉由覆蓋部602之最上積或成名員外層604。舉例 _。若覆蓋部6〇2為銅或銅“ ^=以換而形成額外層 可形成銅反應物層6〇4。其中一個例於氣體的大小將 層604。銅反應物層604擴散到銅覆^^素^，可形成齒化銅 銅覆蓋部6〇2的頂端。銅之化學==面之令而轉變成 200529313 刊的第149 (1〇卷第G62〇至G632頁所發表之 加 蝕刻、及銅的平坦化的揮發圖的應用」。 、-μ乾 在^個例子中，可在覆盍部602之上沉積額外声604。、、冗并 層604係，〒積在覆蓋部6〇2之上的高分子層或氧^匕層/貝 71G與圖6C，施加回兹處理而移除額夕日卜層604。 廊的Ϊ二6〇2。移除額外層6〇4將造成覆蓋部602之輪 ;:乂軟化（亦即平坦化）而成為輪廓606，。鹵化銅實曾栋 回4=可重覆進行多次的操作肖操=。二 合物關 ====== :=物包括以=严成為具有 &中)將發生銅氧化而變成表面的氯化銅或二氯化銅（cu^ 物，因回桃合械原錢_發的另—個化學化合 ί ^ ^ L在反應性的氫物質（例如氏賴）存在的情況ί將 匕銅之覆蓋部602的外形(例如輪廓)。 束^=二二則方法操作結 法操作繼續進行上述的#作70 、千一化復盖邛602時，則方 行操作彻且包括ECD或小的向下作u =線進 圖6D所示之實質平坦的覆蓋部602，。 &，俾達成如 12 200529313 用，作可當作平坦ί靖錄處理使 之移除兩者。 之平坦化與大部伤的覆盍部602 基板ϋ、60〇H^^知的層厚映對技術的任一個可確定 部112、112,的;4 Γί 2々而言，渦電流感測器可映對覆蓋 12月23日申咬夕宙口曷"1疋斯等人所共同擁有之西元20〇2年 渦電流進行薄案第1〇/328,912號，案名為「利用 >祕1，〇33號，安名為「^月19曰申請之美國專利申請案第 映對系統與方法等内驟順序之内的金屬殘餘物之備測及 齡縣不絲雌紐= 動情況與她祕板之邊緣處的變 作rH ί根據本發明之一實施例的修正整體不均勻性之方法操 ，圖案有私部之不網、二 :它上述圖1至圖7所示之方法與=任 敕，η，肖除局部之不均自性。如上述目3所示，實質 性將形成實質、局部平坦化的覆蓋部，如平坦 圖9顯示根據本發明之一實施例的實質移除、平括 9〇2：； 在操作巧中，映對具有平坦化的覆蓋部之基板而確認及量 =化的覆盍部之中的任—整體不均勻性。可藉由如上述一個 3更夕之已知的層厚映對技術的任一個映對平坦化的覆蓋部。可 13 200529313 ，場進行映對（在目前的處理室之 應力之處理中移除上述和你ς而 將可Μ貝機械性不產生 與大小。舉例而言，若^餘之覆蓋均勾性之位置 strf為300埃厚時，則·㈣而補== 間不會有機械性作用力施加基彳m ^於在_處理期 述CMP的問題。 土 不產生應力之處理可避免上 具有選擇性(亦理變數的值)對阻障層110 例如在這此處理之中_ /銅的配方更小的速率蝕刻阻障， 為大於刻超過阻障綱之典型的選擇性範圍 伽，;例如特徵部⑽屬、 相^殘餘之覆蓋部9〇2的銅與阻障層no兩者皆且有 選r高度阻障為最小。， 選擇當之 iC為:能夠在具有最少之銅與l的以下 只貝整體的均勻盘實曾举士H认枯 、勺睛，兄下Φζ/[共 移除處理結束時:任一銅凹"ρ在列最終之钱刻與阻障 此情況中，最終之颠刻包括為整體均勻）。在 辰度為低且基板溫度為低（例如約、 以二-鹵素 14 200529313 含有函素反應性物質（例如Cf4、 ?遮罩/ILD損失ί基銅凹陷及/ 外的變化，俾修正整體之不均勻性。A__:f使配方具有額 夠在具有最少之銅鄉罩指I祕、。巧而抵祕種相，俾能 在造縣板的ίίΐ兄下獲得整體平坦之特徵部。 :的情況中，藉由其選擇^ 蝕處理加以補償，俾達到與特徵部102、104 終回 = =f。在此處理中所獲得之典型的選擇性為大於2 J = if的配方變化係包括壓力、基板各處的溫度變ί 了i 均勻性控制、氣體濃度與處理室壁溫。控制選‘二= 係1反應性鹵素物質濃度、j&板溫度、及偏壓功率擇[文動 之方、、ΐϋί0 Μ·根據本發明之—實補的雙金屬鑲嵌處理 =^呆作。圖1〇為根據本發明之一實施例的方法操作職 g Γιΐ呆作1002中，提供圖案化且填滿之半導體基板110〇。 根據本發明之—實施例的在雙金屬鑲嵌處理之中的圖 的特ait半導體基板_。下方基板層1102係包括例示性Ξ 邻Lr例不性中間的特徵部1109與多個例示性小的特徵 口P 1108。基板層1102係包括低]^值介電材料。 刊文 ^各j寺徵部1106、1108與11〇9的内侧形成襯塾層11〇4 ( :’组、氮化纽、氮化钽堆疊、釘、鶴、始、銀、氣化欽石 層ηιΓί型地遮罩層1110為對之前的银刻圖案化 知作/、有遮罩之目的的氧化層、碳化層或氮化層。本發明亦適用 15 200529313 於：將遮罩層視為等同於介電基板材料的情況。，如以下之更詳細 說明所述，遮罩層1110亦可為金屬及/或導電的材料。遮罩層111〇 典，地比半導體製造處理之中所使用的其它低k值介電材料具有 ，雨之k介電值（例如，約大於3)。為了保護之目的（例如，保 ，低k值材料在後續的處理之中免於受到物理性與化學性的損' 壞）’故經常在低k值介電層的上方形成遮罩層111〇。遮罩層111〇 係包括以下將詳細說明的多個層。

、,、藉由導電之填充材料1120 (例如，銅、銅合金或其它導電材 料）填滿各特徵部1106、11〇8與11〇9。類似於上述圖1所示， 電之填充材料1120係具有形成在特徵部11〇6、11〇8盘11〇9 方的不均勻覆蓋部。 ’、 =作聰中，將半導體基板刪加以平坦化。圖liB顯 =根據本發明之-實施例的在雙金屬鑲 =平坦化的半導體基板_。在上述圖！至圖^Ξ^體Ϊ 處理之中’已實質移除導電之填充材料 用CMP處理（例如，小的向下作用力CMP處理） j導電之填紐料112Q的大部份之覆蓋部且平坦化導電之） 在大體㈣與平坦化處理之後，將殘留最少量的導電 之真充材料1120的實質平坦之覆蓋部。 料）。可多 實Λ所有預期被移除的材 =板100。此局口[5之蝕刻所要注意的終點 上表面為略呈碟狀時。侧處理與 的 擇性，故實質不會移除遮罩而移除導;^ 將银刻去除殘留之導電材料⑽，、^^ 。因此， 1110為止。 直幻貝負不遮盍住遮罩層 16 200529313 在典型的習知半導體製造處理中，藉由CMp 1006且將遮罩層1110當作CMp終止層。因此，典 作 必須較厚多達1_埃或更多。由於CMp處理典型無法 ^ 1104對基板介電層11G2為約1G ··丨㈣擇性，故轉以披 曰1110作為CMP終止層。因此，在典型的cMP操作中Y二 除遮罩層1110之上表面以下的襯墊層11〇4與導電奋二 1120’ ，而在遮罩層與導電材料112〇，之間形 的= 圓形的邊緣過渡區。又，典型的CMP操作將 或 局部的不均句性與材料之各種層之間的分離。由典型 =半，體基板_所給予的剪應力將造成分離。然而，相者二 ίΐϋΐ力cmp，例如具有小於約响的向下作用力，在i電之 二許，k值材料之相當小的黏著特性，故低k 材料之間的過渡區特別容易分離。 >W、 在此所述之侧處理能夠在不會對半導體基板聰给 Ιίΐ力的情況下達到襯墊層_對遮罩層111G為約10 : 1的 声=2性二钱刻處理將因而更精確地進行姆於遮罩層之襯墊 p曰^。依此方式，能夠更精確地控制襯墊層1104的移除（亦 二d在ΐ罩層ui°與導電材料測’之間達成更陡的邊 、ίϊίϋ不再需要以遮罩層作為cmp終止廣， ΐΐί層更缚（亦即小於25Q埃）或完全。又，可使用額 傳統的cmp終止材料。舉例而言，遮罩層_係 ^ 9 (夕層）之較低k值的有機矽酸鹽玻璃材料，其含有不 石反、:氧與氣（Si、C、0、H)、或具有或不具石夕之 G“上,電？料：例如_聚苯醚聚合物1基魏鹽類、 lim 以及廷些薄膜的眾多多孔隙型態。對此種遮罩/覆蓋層 ㈣編fi1及其確切的厚度係取決於金屬鑲嵌圖案方案、光刻與 °她㈣之GMP，糊摘有的情況皆 17 200529313 之介ΐΐ作=’秘狀料體基板11GG ^形成後續 層113;半U:康本f:月之一實施例的具有後續之介電 冬之阳5基板 後續之介電層1130係包括一個或更 ,P, , ^/ 22。後續之介電層113〇係包括低]^值介電材料。亦 如圖圖14A至圖14c所示般地平坦化後續之介電層測。 方來&i0。中，如圖11E所示，在後續之介電層1130的上 成^後声之1雷31。圖仙顯示根據本發明之一實施例的具有形 誦。：罩層1 ==:之遮罩層1132的半導體基板 裝置形成處理。捕〃電層113G加關案化而麟後續之 虚nfum’敍刻介電層1130而形成特徵部1134、1136 ⑽之中=2=縣㈣之—實施_财形餘介電層 所、成Π寺支口π 1136與1138之半導體基板_。如上 猎由下方特徵部聰、麗與謂之中的下方導電之 填充f ”12。，崎特徵部1134、1136與1138互連了方導電之 與lmUrm猎由導電之填充材料填滿特徵部ιΐ34、1136 二紅—α稭由導電之填充材料填滿特徵部1134、H36與1138亦 部之内側表面塗佈適當之襯墊層114G。接著、，方法·^ 作係結束或方法操作可繼續進行至上述之操作馳接者方枝 實施例的舰襲/Λ 的處®為根據本發明之一 r的：之-遮罩層⑴==至= 如圖12A與圖12B所示，遮罩声11]〇糸 ^iwT) 然而，由於遮罩層(多個遮罩層)具有較二=科 18 200529313 層將具有最小厚度。圖i2A顯示導電，^ W〇A ；；：ί 遮軍層1110Α、η励具有跑二二埃:更It ΐίί ηι°Β作為cmp終止層、而仍可藉由 ‘心進^?供金屬鑲嵌晶片設計人員更大的彈性且可ί用1 :=丁=能。舉例而言，上方的遮罩層仍仏 °或者’遮罩為低1^值材料或如上述般地省略。 1200^都i不根據本發明之一實施例縣板1100之終點的區域 之故點的田區°域回1^ 12B顯示根據本發明之一實施例的基板1100 有“ iir之另一細部圖。細化學物質比㈣處理具 襯塾二盘1^才亥·^的遮罩層1110A而不會影響 展1”ΠΛ 材抖1120。如圖12B所示，可侧上方的遮罩 與概塾1104及導電材料1120,為實質均句為止 光零）。又，亦可使用小的向下作用力CMP拋 i 遮罩層iii〇a之至少一局部。本方法之一優點在 粗祕田；/移除部份之上方的遮罩層iii〇a，則可在不影響材 巧C顯示根據本發明之一實施例的基板誦之終點的區域 且古、H抵Μ· ί部圖。如目12C所示，可藉由對下方遮罩層111〇Β 學物質完全移除上方的遮罩層1110Α。 電水蝕刻處理或濕蝕刻處理。由於完全移除上方的遮 +A、’、故殘留之遮罩層1Η0Β的上表面在襯墊1104之上表 开材料1120’的下方為略呈碟形之Ah，的深度。因而，碟 形之深度Μ將遠小於上述圖以所示之Ah。 19 200529313 7示之不產生應力之_處_移除整個上 初i:因= 的阻障層具有大於1_埃或更大之 理^完i移!^卜材料）且對基板材料具有選擇性的敍刻處 Γ輸曝理室之中的話，則可㈣地施加此 12ί)Λ根縣發日狀-實齡難板膽之終點的區域 纽料m"^田部圖。如圖12D所示，韻刻襯塾1104與導電之填 :而?碟形〒度Μ ’相較於Ah，，更顯著地縮小。 依此方式，碟开力罙度ΔΙι”為小於250埃。 士、H3為根據本發明之一實施例的塗佈後續之介電層1130的 ϋί Γ008之流程圖。在操作1302中，對半導體基板η〇〇塗 ^電層圖14Α顯示根據本發明之—實施例的構成介電層 1130之多個介電層141〇、1412。 在刼作1304中，確認介電層141〇、1412之中的一個或更多 之不平坦度1414。如上述圖1()之操作1()1()所示，上方的介電層 1412之，坦度對是否能夠進行正麵光卿作極為重$ (亦即遮 罩與後縯之侧）。在典型的習知處理中，介電層141〇、1412的 總厚度必_當薄（例如，約小於丨_埃）。然而，如以下之詳 細說明所述’介電層1410、1412將具有遠大於埃的總厚度 (例如’約4000埃或更大）。舉例而言，介電層141〇與1412為 旋塗玻璃（SQG)。在塗佈各層時，將減小且實質;肖除 1414。 在另一例子中，第一介電層141〇為低k值介電材料，而第二 20 200529313 為S〇G或其它實質平坦的介電材料。舉例而言，SOG 可減小f層之SOG的不平坦度約百分之五十。 岡作1306中，在半導體·^板1100附設另一層的介電声。 ί Z f不根據本發明之—實施例的半導體基板11⑻之上的i二 ίίίΐΐ平坦度1414°如圖所示’不平坦請6係實質 图中，將介電層1410、1412與1420加以平坦化。 =4C顯不根據本發明之_實闕的平坦化之第三介電層剛。 ίΓΐΪ操=留第三介電層觸，醉坦局^。平坦化 ffl^: ΪΪ理解：並不需如所述順序般地進行上述任一 ϊίΪ；Ϊ 表的指令’且不需操作所代表的所有處理亦可 制系、，先）的任一個或其結合之中的軟體。 f門ίίΐ由上述及Ϊ式說明本發明之各種實施例，但本發明之 僅限於上述實施例，只要在不脫離本發明之精神的情況 :而一 Γ上，據以實施本發明。因此各實施例為:示 姑士：ί限制生’且本餐明之之範圍並非僅限於各實施例之内容’ 故本發明之範圍係包括上述各實施例及其變化型^、。j之内谷 21 200529313 五、【圖式簡單說明】 圖1顯示根據本發明之一實施例的圖案化之半導體基板。 圖2顯不根據本發明之一實施例中所附加之額外層。 圖3顯示根據本發明之一實施例的實質平坦之覆蓋部。 圖4A顯示根據本發明之一實施例的已經過第二蝕刻處理之 基板。 圖4B顯示根據本發明之一實施例的已經過阻障移除處理之 基板。 圖5為根據本發明之一實施例的進行局部平坦化之方法操作 的流程圖。 圖6A至圖6D顯示根據本發明之一實施例的用以提高局部均 勻性而施加於基板的一連串之化學轉換與回蝕處理。 圖7為根據本發明之一實施例的用以提高局部均勻性而施加 於基板之化學轉換與回蝕處理之方法操作的流程圖。 圖8為根據本發明之一實施例的修正整體不均勻性之方法操 作的流程圖。 圖9顯示根據本發明之一實施例的實質移除、平坦化的覆 部。 圖10為根據本發明之一實施例的方法操作之流程圖。 圖11A顯不根據本發明之一實施例的在雙金屬鑲嵌處理之中 的圖案化且填滿之半導體基板。 圖11B顯不根據本發明之一實施例的在雙金屬鑲嵌處理之中 的圖案化、填滿且平坦化之半導體基板。 圖lie顯示根據本發明之一實施例的在雙金屬鑲嵌處理之 的蝕刻之半導體基板。 道顯示根據本發明之一實施例的具有後續之介電層的半 ½^月豆才反。 根據本剌之—實施儀具有形成在後續之介電 層之上方的遮罩層之半導體基板。 22 200529313 實施例的具有形成在介電層之中 圖11F顯示根據本發明之一 的特徵部之半導體基板。 ，UG為根據本發明之一實施例的移除殘留之導電填充材料 至預期的終點之方法操作的流程圖。 、圖12A至圖12D顯示在移除至終點處理的各種實施例之中的 遮罩層與導電材料之區域的細部圖。 圖13為根據本發明之一實施例的塗佈後續之介電層的方法操 作之流程圖。 圖14A顯不根據本發明之一實施例的構成介電層之多個介電

層。 圖14B顯示根據本發明之一實施例的位在半導體基板之上的 第三介電層。 圖14C顯示根據本發明之一實施例的平坦化之第三介電層。 元件符號說明： 100、1100、1102、600半導體基板（或層） 102、104、106、1106、1106,、1106”、1108、1109、1134、1136、 1138 特徵部 φ 110、1122 阻障層 112、112、602、602’、902 覆蓋部（或殘餘之銅） 114、116、118局部不均勻性（或局部變動） 120 導電互連材料 1002、1004、1006、1008、1010、1012、1014、1150、1152、1302、 1304、1306、1310、505、510、515、705、710、715、805、810、 • 815、820 操作 1110、1110A、1110A’、1110B、1132、402 遮罩層 1104、1140 襯墊層 1120、1120’ 填充材料 1130、1410、1412、1420、1420’ 介電層 23 200529313 1200、1200’、1200”、1200”，區域 1414、1416 不平坦度 202、604 額外層 204 保角層 606、606’、606” 輪廓 800、1000、1006、1008 方法操作 △ h、ΔΙι’、ΔΙι” 厚度（或深度）

24

Claims (1)

1. 200529313 十、申睛專利範圍·· h一種呈造之半導體的形成方法，包含以下步驟： 基板，其具有填滿案化之半導體 料，第一導電導電互連材 中實步驟，使覆蓋部平坦化，在平坦化處理之 二遮^層的縮小步驟，縮小一遮罩層； 後續ΐίίίί電層的形成步驟，在平坦㈣覆蓋部之上形成一 ιΐϊί形成步驟’在後續之介電層之上形成一遮罩； 之特徵4 3的形成步驟’在後續之介電層之中形成—個或更多 更多之卩的填滿步驟’利用—第二導電互連材料填滿一個或 第1項之呈雙金屬鑲麟造之半導體的形成方 法，”中该復盍部的平坦化步驟係包括一小的向下作用力CMp處 理。 3·如申請，利範，第丨項之呈雙金屬鑲嵌構造之半導體的形成方 法，其中忒覆盍部的平坦化步驟係包括一不產生應力之平坦化處 理0 4·如申請專利範圍第丨項之呈雙金屬鑲嵌構造之半導體的形成方 法’其中遮罩層係包括兩個或更多之遮罩層。 5·如申請專利範圍第4項之呈雙金屬鑲嵌構造之半導體的形成方 法，其中該遮罩層的縮小步驟係包括移除兩個或更多之遮罩層的 25 200529313 其中一層之至少一局部。 6·如申請專利範圍第4項之呈雙金屬鑲嵌構造之半導體的形成方 法’其中该遮罩層的縮小步驟係包括移除兩個或更多之遮斤的 至少一層。 、、 7·如申請專利範圍第4項之呈雙金屬鑲嵌構造之半導體的形成方 去’其中兩個或更多之遮罩層的至少一層係包括·一導電材料。

   ^如申睛專利範圍第1項之呈雙金屬鑲嵌構造之半導體的形成方 法’其中該遮罩層的縮小步驟係包括移除遮罩層。 法申請專利範圍第1項之呈雙金屬鑲嵌構造之半導體的形成方 留，其中該遮罩層的縮小步驟係包括移除實質上與遮罩層之一殘 局部齊平的第一導電填充材料的一局部。 =·如申請專利範圍第i項之呈雙金屬鑲嵌構造之半導體的形成方 其中該遮罩層的縮小步驟係包括蝕刻遮罩層。 如申請專利範圍第1項之呈雙金屬鑲嵌構造之半導體的形成方 鈐+其中該後續之介電層的形成步驟係包括塗佈一個或更多之後 、〶之介電層。 法如:ί專利範圍第1項之呈雙金屬鑲散構造之半導體的形成方 /、中該後續之介電層係包括一低]^值介電材料。 法專利*範圍第1項之呈雙金屬鑲嵌構造之半導體的形成方 ’、中该後績之介電層的形成步驟係包括平坦化後續之介電層。 26 200529313 的形成 14·如申請專利範_ 13項之呈雙 方法，其中平坦化後續之介電層係包括"稱化之+導體 確認後續之介電層之中的平坦度; 及 在後續之介電層之上形成第二介電芦 平坦化第二介電層。 曰 15·如申請專利範圍第14項之呈雙金屬 方法，其中第二介電層為-實質平㈣之半導體的形成 16.如申請專利範圍第14項之呈 方法，其中第二介電層為—旋塗^^屬鎮肷構造之半導體的形成 ，申:範圍第14項之 方法，其巾_之介騎為—似齡=，之+導體的形成 18·， 種王雙金屬鑲嵌構造之半導 -圖案化之半導體基板的接收义成::夫=以下步驟: 第一導電互連材 在平坦化處理之 ㈡其;ί填;圖案之中的複數ί: 枓’第-導電互連材料則具有 w φ ★二?=的平坦化步驟，使覆蓋i平括化， 中貫λ完全移除覆蓋部； ,卞一化 層的移除步驟，移除一遮屑· 後差貝之介電層的形成步驟， 後續之介電層； 在平坦化的覆蓋部之上形成一 一遮罩的形成步驟，在後續 一特徵部的形成步驟，在後二二上形成一遮罩； 之特徵部；及 在傻、，之電層之中形成一個或更多 特徵部的填滿步驟，利用一 更多之特徵部。 弟電互連材料填滿一個或 27 200529313 19·如申請專利範圍第ι8項之呈雙金 方法，其巾該鮮胸錄麵係包括侧導體的形成 2〇.-種錢金屬鑲巍構造之半導體的形成 一圖案化之半導體基板的接收步 I3以下步驟： 基板:其具有填滿圖案之中的複數之特徵部的二f案化之半_ 料’第-導電互連材制具有—覆蓋部導電互連材 一覆盍部的平坦化步驟，使覆罢 中實質完全移除覆蓋部；更復風。卩千坦化，在平坦化處理之 二3層_小步驟’縮小—遮罩層； —後續之介“ 在平坦化的殘留構造之上形成 後續之介電層之t的不平坦产. ，一/u乐二介電層； 二在;叙介電層之上形成-遮 齡细· ^ V 1在後續之介雷層，由游4、 ⑵以?層之上形成第:介電層;* 罩 之介電層之中形成一個或更多 利用一第二導電互連材料填滿一個或 之特徵部；及 更多:=:的填滿步驟 21·如申請專利範 方法，其_平坦第呈雙金屬職構造之半導體的形成 弟—介電層係包括蝕刻第二介電層。 28