TW200529150A

TW200529150A - Gate driving apparatus

Info

Publication number: TW200529150A
Application number: TW093113624A
Authority: TW
Inventors: Lin-Kai Bu; Chien-Pin Chen; Hsien-Chang Tsai
Original assignee: Himax Tech Inc
Priority date: 2004-02-26
Filing date: 2004-05-14
Publication date: 2005-09-01
Also published as: US7277077B2; US20070285373A1; TWI254905B; US20050190166A1; US7830349B2

Description

200529150

【發明所屬之技術領域】本發明係有關於—種顯示裝置 ’特別是有關於一種薄，T F Τ)閘極驅動|置，膜電晶體（Thin Film Transistor 用以驅動面板上之晝素陣列。【先前技術】第1圖顯示習知薄膜電晶體閘極驅動電路。習知薄膜電晶體閘極驅動電路係設置於驅動晶片丨丨内，並具有許多電晶體對，每一電晶體對包括—NM〇s電晶體丨丨工以及一夕 PM0S電晶體112。NM0S電晶體111以及pM0S電晶體112的汲極耦接至面板1 2上之晝素陣列丨22的掃描線丨2 i。NM〇s電晶體111以及PM0S電晶體11 2的源極分別接收電壓以及 VGL。NM0S電晶體Π 1以及PM0S電晶體丨丨2的閘極接收閘極驅動信號GDS。NM0S電晶體in以及PM〇s電晶體112 壓元件。 …回當閘極驅動信號G D S為高邏輯位準時，則ν μ 〇 s電晶體 111被導通，而PM0S電晶體112被截止，使得掃描線12^接收電壓VGL。反之，當閘極驅動信號為低邏輯位準時，則NM0S電晶體1 1 1被截止，而pM〇s電晶體丨12被導通，使得掃描線1 2 1接收電壓VGH。由於高壓元件會佔據很大的電路面積，而習知驅動電· 路具有許多的高壓元件U1&112 ’因此，將造成驅動晶片 11可使用的電路面積縮小。【發明内容】有鑑於此，本發明之目的在於提供一種閘極驅動裝 200529150 五、發明說明（2) 二’用以驅動面板上之畫素陣列。本發明之内部之驅動晶片具有較少的高壓元件。 5動衣置士了 =上述目的’本發明提出一種閘極已括驅動晶片，以及一驅動電路。驅動曰M且去又晶體，其閘極用以接收第N級閑極曰曰、第-電接，電壓，其沒極麵接至晝素陣列：„級以以 =路設置=面板上並耗接第一電晶體。當第n =極，仏唬截止第-電晶料’驅動電路提供第二電甲。 n級掃描線，當第心閘極驅動信號導通第一電 = 動電路提供第一電壓至第N級掃描線。 -寸，驅為讓本發明之上述和其他目的、特徵、和優點顯易懂’下文特舉出較佳實施例，並配合所附圖式，匕細說明如下：、 1卞评【實施方式】班要第2A係本發明第一實施例中之薄膜電晶體閘極驅動展置。本發明之薄膜電晶體閘極驅動裝置用以驅上之晝素陣列m，並具有一驅動晶片21以及驅動動電面路板12 123。驅動電路123係形成於面板12上。驅動晶片2ι具有複數M0S電晶體211，其巾’抑級的電晶體211之閘極接收第 N級閘極驅動信號GDS，源、極接收接地電壓，没極叙接畫素陣列122之第N級掃描線121。當第^級閘極驅動信號⑽截止驅動電路21之第N級電晶體211時，驅動電路123提供電壓VDD予第N級掃描線121。當第㈣閘極驅動信號GDS導通驅動晶片21之第N級電晶體211時，驅動電路123提供接地

；joanne.ptd 第5頁 200529150 五、發明說明（3) " -- 電壓予第N級掃描線1 2 1。驅動電路123具有複數電阻器1231，其中，第N級電阻器1231的第一端均耦接至電壓VDD，第二端耦接至第^^級掃描線1 21。當第N級閘極驅動信號GD s截止驅動晶片2丨中之第N級電曰曰體21 1時’第N級掃描線1 21的電壓為yj)j)-vd，其中Vd為電阻1231所造成的壓降。因此，選擇適當的電阻器 1231，可使得第N級掃描線121的電壓約為VDD。當第N級閘極驅動信號GDS導通驅動晶片2 1之第N級電晶體2 11時，第N 級掃描線1 2 1上的電壓為接地電壓。

第3圖顯示本發明第二實施例中之薄膜電晶體閘極驅動裝置。第二實施例相似於第2圖中的第一實施例，差別在於第二實施例中的驅動電路123具有NM0S薄膜電晶體 1 2 3 2。第N級的電晶體1 2 3 2之汲極與源極並聯於第n級電阻器1 2 3 1 ’閘極耦接第n級掃描線12 1。

第4圖顯示本發明第三實施例中之薄膜電晶體閘極驅動裝置。第三實施例相似於第2圖中的第一實施例，差別在於第二實施例中，利用NM〇s薄膜電晶體1 2 3 3取代電阻态1 2 3 1。第N級的電晶體1 2 3 3之閘極與汲極均接收電壓 VDD ’源極耦接第N級掃描線121。電晶體1 23 3被視為導通的二極體，可等效成電阻器。第5圖顯示本發明第四實施例中薄膜電晶體閘極驅動裝置。第四實施例相似於第4圖中的第三實施例，差別在於第5圖中的驅動電路123具有M0S薄膜電晶體1 234。第N 級的電晶體1 2 3 4之汲極與源極分別連接第n級電晶體1 2 3 3

0780-10287TWF(Nl) ； HM-2003-0002-TW; joanne .ptd 第6頁 200529150 五、發明說明（4) 之汲極與源極，閘極耦接第N級掃描線丨21。當第N級閘極驅動信號GDS截止驅動電路2 j之第晶體211時，第N級的電晶M 1 233用以上拉第N級描 121上的電壓，使其約為VDD。描線第6圖顯示本發明第五實施例中 < 薄膜電晶豸閑極驅動装置。第五實施例相似於第2圖中的第一實施例，在於利用次電路1 23 5取代電阻器1231，其中、，第^級^ 路1 235具有NM0S薄膜電晶體以及一電容器c，其中，、電晶體Ml之汲極接收電壓VDD，源極耦接第^級掃描線 121以及第N級電晶體211之沒極。電晶體％2之閘極輕接第 N-1級掃描線121，汲極接收電壓VDD，源極耦接電晶體之閘極。電晶體M3之閘極耦接第N+1級掃描線121，汲極耦接電晶體M2之源極，源極接收接地電壓。電容c耦接於電晶體Ml之閘極與電晶體M3之源極之間。第1 0圖顯不本發明第五實施例中之驅動裝置的信號時序圖。以下將利用信號時序圖詳細介紹第6圖之動作方式。、在時間TO到T1之間，第N級閘極驅動信號GDS為高邏輯位準，而第N+1級及第N-1級掃描線上之電壓為低邏輯位準。由於第N級閘極驅動信號⑶s為高邏輯位準，因此第n L· 級電晶體2 11會被導通，使第N級掃描線上之電壓為低邏輯位準。而第N + 1級及第N〜1級掃描線上之電壓為低邏輯位準’因此’第N級次電路1235中的電晶體M2和M3被截止。第N級次電路1 2 3 5被截止。首先，假設節點a的電壓為低邏

200529150 五、發明說明（5) 輯位準。為高ΐ m，間，由於㈣級閘極驅動信號gds仍準，弟Ν_ι級掃描線上之電壓上升為高邏輯位 ^ 、、及帚描線上之電壓仍為低邏輯位準。因此，

^級電晶體211以及第N級次電路1 235中的電晶體M2均為導通狀恶，而第N級-分Φ彳9 Q R H

At A乐1N、、及久電路1 23 5中的電晶體M3為截止狀

:雷ί”二電路1 2 3 5/的電容器。開始充電，使得節點A 1 ^二曰升。當即點A的電壓部份導通第N級次電路、、“ b曰體Μ1時，將造成第N級掃描線上之電壓逐漸上升$而，第Ν級電晶體2 11是完全地被導通，苴阻抗比，份導通的電晶體M1小，因此，造成第Ν級掃描線上之電壓仍約略維持於接地電壓。淮^ ^間t i a ^ ’第N— 1級掃描線上之電壓之低邏輯位 1 付電^曰體M2被截止。然而，由於電容器C的影響，郎點A的電壓仍維持在高邏輯位準。曰、羅短ίί間，2a之間’第'級閘極驅動信細下降至低位ί且第N_1級及第NH級掃描線上之電壓仍維持在低邏輯位準。第_電晶體211及第N級次電路1 235中的】晶,2和M3均被截止。節點A的電壓維持在高邏輯位 :，使：第N級次電路1 235中的電晶體旧完全地被導通。口此，苐N級掃描線上之電壓被上拉至V])D。 m:2a時’第請閑極驅動信號GDS為高邏輯位 :第二電晶體211。由於第㈣電晶體211控制輸出至颜騎描線上之電壓，因此抑級掃描線上之電壓將被

200529150 發明說明（6) ____ 第N級電晶體2 1 1下拉至接地電壓。舉例而^ 體係為一低壓閘極與高壓汲極元件，豆:’第N級電晶路1 2 3 5中的電晶體Μ1大。 ’、、較第Ν級次電在時間Τ 3，第Ν - 1級掃描線上之電懕準，而第Ν級閘極驅動信號GDS及第N j :低邏輯位均為高邏輯位準。第N、級電晶细及第二電5; 電晶體M3被導通，而第Ν級次電路丨电路U35之止，使得電容器c開始放電，之的，^ 輯位準。 &攻即點Α的電壓下降至低邏由上述可知，當第N + 1級掃描線為高使得第N級的電容器c開始放電，使得铒位丰％，會輯位準。因此，將節點A二J:/N級的節财為低邏的起始位準假設為低i羅經你唯第7圖顯示本發明第六實施例中之雪、曰準。

，裝置弟，、貝鉍例相似於第6圖中的第五實施在於母一級次電路1 23 5具有一NM〇s壤將垂曰、差另J 次電路1 2 35中的電晶體丛5之、及；&桩你士/1日日體从5。第^級屯日日服Μ 〇 4及極接收電壓v D D，、、盾士極均耦接至第N級掃描線1 2 1。源極及閘在時間T 2至12 a之間，箆[妨門k v a 動曰Μ ? 1 ΦW+曰弟N、、及閘極驅動信號GDS截止驅 J曰曰曰中的弟N級電晶體211 ’則第N級次電路。：

體M5辅助上拉第w掃描線m的電壓至vdd J =極驅動信號GDS導通驅動晶片21中的第N級電晶體田2ιι、，及 ^ ’則第N級次電路1 235中的電晶體M5輔助線121的電壓至接地電壓。弟w、及知描第8圖顯示本發明第七眚& 乃弟七只她例中之薄膜電晶體閘極驅

200529150

五、發明說明（7) 動裝，。第七實施例相似於第6圖在於每一級次電路1 235具有—NM 膜/ =例，差別次電路1 235中的電晶_之_接抑級第N級次電路1 23 5中的電晶體’源極搞接描線1 2 1。 Ί枉閘極耦接第Ν級掃第9圖顯示本發明第八實施動裝置。第八實施例相似於第6圖中：體閉極驅在於每一級次電路1 23 5具有如第7圖貝也-例，差別膜電晶體Μ5及Μ6。弟圖所不之NM0S薄最後，本發明提供一薄膜電晶體閘面；上之晝素陣列。-驅動電路被設置於;%】上己 ==拉_電晶體。因此，驅動晶二 1::’或疋不需利用任何高電壓元件於驅動晶片中了再者，配合適當改變本發明實施例之 NM0S電晶體可以上拉PM0S電晶體來成，下拉之上拉議薄膜電晶體可以職薄膜；晶面板上雖然本發明已以較佳實施例揭露如上，麸豆限定本發明’任何熟習此技藝者，在不脫離：發明：：： ::範圍内；當可作些許之更動與潤飾，因此本發二::申範圍當視後附之申請專利範圍所界定者為準。 μ 4

200529150 圖式簡單說明弟1圖顯不習知薄膜電晶體問極驅動電路。第2圖係本發明第一實施例中之薄膜電晶體閘極驅動裝置。弟3圖顯不本發明弟二貫施例中之薄膜電晶體閘極驅動裝置。第4圖顯示本發明第三實施例中之薄膜電晶體閘極驅動裝置。第5圖顯示本發明第四實施例中薄膜電晶體閘極驅動裝置。第6圖顯示本發明第五實施例中之薄膜電晶體閘極驅動裝置。第7圖顯示本發明第六實施例中之薄膜電晶體閘極驅動裝置。第8圖顯示本發明第七實施例中之薄膜電晶體閘極驅動裝置。第9圖顯示本發明第八實施例中之薄膜電晶體閘極驅動裝置。第1 0圖顯示本發明第五實施例中之驅動裝置的信號時序圖。【符號說明】 11、21 .驅動晶片， 12 :面板； 1 1 1 : NM0S電晶體； 1 12 : PM0S電晶體；

0780-102877W(Nl);HM-2003-0002-TW;joanne.ptd 第11頁 200529150 圖式簡單說明 1234 、 Ml〜M3 、 M5 、 M6 :電晶體 211 、 1232 、 1233 1 2 1 ·掃描線， 1 2 2 :晝素陣列； 1 2 3 :驅動電路； 1231 :電阻器； 1 2 3 5 :次電路； C :電容器。〇 Φ

0780- 10287TW(N1) ;HM-2003-0002-TW; j oanne .ptd 第12頁

Claims

200529150 六、申請專利範圍 '~~' ---— 节Η ^ ^ :極驅動裝置’用以觸動一面板之畫素陣列，忒閘極驅動裝置，包括：一驅動晶片且右一第一雷曰 Μ ^ , 具有 ^曰曰體，其閘極用以接收一弟N級閘極驅動信號，其源極用以接收一第一電壓，其汲極耦接至該晝素陣列之一第N級掃描線；以及…^ ’ 木:，動電路，設置於該面板上並麵接該第一電晶體’ = 級閘極驅動信號截止該第—電晶體時，該驅動電疒，導、甬電壓至該第N級掃描線’當該第N級閘極驅動乜唬¥通忒苐一電晶體時，該驅動電〇該第N級掃描線。扠仏4弟冤&主该第= 圍第1項所述之間極驅動裝置，其中以弟電日日體係為一NM0S電晶體。 3紅如申請專利範圍第i項所述之聞極驅置，其中 a亥驅動電路，包括：一電哭，、 ^ 壓，其第二端輕接該第N級掃描广端接收該第二電該驅4動Ϊ:請圍第3/員所述之閑極驅動裝置，其中 # % ρ匕.一第二電晶體，其閘極及源極均耦接至β玄弟N級知描線，其汲極接收該第二電壓。 5 ·如申請專利範圍篦4 _帛- Φ曰_ ^ β 弟4項所述之閘極驅動裝置，其中。亥弟-電日日體係為—NMQS薄膜電晶體。 •士申。月專利範圍第1項所述之，豆該驅動電路n _ $ 才驅動/置/、中楚一责歐 . 乐一電日日體，其閘極及汲極接收該弟一電壓，其源極耦接至該第N級掃描線。 7·如申請專利範圍第6項所述之閑極驅動裝置，其中

200529150 六、申請專利範圍該驅動電路，更^^. 接至該第N級掃描\括電晶f ’其問極及源極均執 s如由往^ 其汲極接收該第二電壓。 # $ · w ~明專利範圍第7項所述之閘極驅動裝置，J： + q如日日均4NM〇S薄膜電晶體。該該驅動電圍第1項所述之閑接驅動裝置’其中立、'及極!二ϊ ί體’其閘極輕接至一第（n-1 )級掃描線’ ^ w μ弟二電壓，其源極耦接該第二電晶體之閘極；一第四電晶體，其閘極耦接至一第（Ν + 1)級掃描線，其汲極耦接該第三電晶體之源極，其源極接收該第一電壓；以及一電容器，耦接於該第二電晶體之閘極與該第四電晶體之源極之間。 1 0 ·如申請專利範圍第9項所述之閘極驅動裝置，其中該驅動電路，更包括··一第五電晶體，其閘極耦接該第Ν 級掃描線，其汲極接收該第二電壓，其源極耦接該第二電晶體之閘極。 Π •如申請專利範圍第1 〇項所述之閘極驅動裝置，其中該第二、第三、第四以及第五電晶體均為NM0S薄膜電晶體。 1 2.如申請專利範圍第9項所述之閘極驅動裝置，其中

200529150 六、申請專利範圍該驅動電路，更包括：一第五電晶體，其閘極與源極均耦接至該第N級掃描線，其汲極接收該第二電壓。 1 3.如申請專利範圍第1 2項所述之閘極驅動裝置，其中該第二、第三、第四以及第五電晶體均為NM0S薄膜電晶體。 1 4.如申請專利範圍第1項所述之閘極驅動裝置，其中該第一電晶體之汲極耦接該驅動電路。 #

0780- 10287TW(N1);HM-2003-0002-TW；j oanne .ptd 第 15 頁