TW200527296A - Efficient system management synchronization and memory allocation - Google Patents

Description

200527296 (1) 九、發明說明 【發明所屬之技術領域】 本發明相關於電腦系統之領域，特別是相關於系統管 理模式之最佳化。 【先前技術】 電腦系統使用在日常生活中越見廣泛，包括任何事物 ’自小型手持電子裝置（像是個人數位資料助理以及手機 )至特定應用電子元件（像是機上盒以及其他電子產品） 並至全行動、膝上以及伺服系統。然而，由於系統越來越 小價格越來越低，因此越來越需要更有效之記憶體配置以 及系統管理。 習知伺服器系統之特性在於大容量之習知記憶體以及 多個實體處理器在相同系統中（多處理器系統），其中實 體處理器係指單一處理器晶片或單一封裝。對於伺服器系 統可用之大容量資源會造成極端無效率之記憶體空間配置 而浪費執行時間。 一般而言，有兩個類型之系統管理中斷（SMI )可在 系統中產生，其包括硬體（非同步）S ΜI，像是電池低容 量，或是軟體（同步）SMIs，像是作業系統（〇s )請求 處理器改變頻率或是電力水準。一般而言，硬體SMI可由 任一處理器處理而不需要知道其他處理器之節省狀態區。 然而，軟體產生之SMI需要在多處理器系統中之所有 處理器在處理該SMI請求之前而進入SMI，因爲處理軟體 200527296 (2) SMI會需要存取每個處理器之節省狀態區之能力。使多數 個處理器進入在處理SMI之前進入系統管理模式之處理一 般係稱爲同步。 目前之多處理器系統一般使用較無效率之暫停方法以 同步化處理器。例如，假如一個S ΜI被接收到，每個處理 器可在處理該SMI之前等待一特定時間以確保每個處理器 進入系統管理模式（SMM )。如例所示，在多處理器系統 之處理器會在處理該SMI之前而等待一執行最長指令之時 間，以確保其他處理器進入S Μ Μ。結果每個處理可能已 經進入S ΜI，但是系統仍爲閒置而浪費執行時間於等待該 暫停時間到。 進一步，現有之多處理器系統對於配置系統管理記憶 體空間爲無效率。由於現有定址之限制，習知S Μ Μ區需 要至少64kB。然而，並非所有此記憶體空間係塡滿SMM 碼且/或資料。此外’每個處理器一般被指定於分開以及 個別之64kB SMM空間。因此，每個64kB SMM空間皆有 未被使用之記憶體空間，而專用於一個別處理器。 然而’此些無效率之同步方法以及系統管理記憶體配 置並不限於多處理器伺服系統。事實上，此些無效率會發 生在其他系統，像是行動多處理器系統。超線程（hyperthreading) 技術 （HT) 係爲 Intel® 公司 （Santa Clara， 加州）其使用卓一*貫體處理益而平彳了執彳了線（threads)。 HT係結合兩個邏輯處理器於單一實體處理器（相同晶片 )。邏輯處理器係爲獨立處理器，而可由作業系統所見（ -5- 200527296 (3) visible)，而可執行碼並維護一與系統之其他處理 之架構狀態。HT係藉由使多個架構狀態分享一組 源而執行。 因此，HT可在一行動平台實施一多（邏輯） 系統。如上所述，無效率之記憶體配置以及處理器 在於習知多處理器系統，像是伺服器系統。於是， 處理器系統開始應用於行動領域（其像是記憶體之 有限），因此對於上述無效率之最佳化之需要變得 重要。 【發明內容】及【實施方式】 在以下描述中，係有許多特定細節，例如特定 體位址、記憶體大小，以及構件組構以提供對於本 完整瞭解。顯然的，對於該領域有通常知識者，在 發明時並不需要此些特定細節。例如，已知構件或 像是常式啓動步驟（routine boot-up step)(如， 我測試（POST ))，特定系統管理模式（SMM ) 以及特定系統管理中斷處理器碼，爲了不使本發明 必要的複雜而不描述。 此處所述之方法以及裝置係爲使多處理器同步 系統管理記憶體空間之配置最佳化。處理器之同步 入不同處理器模式之前之任何時間發生。例如，當 器系統中之多個處理器接收一 SMI時，其會在處: 之前而同步化。 器不同 執行資 處理器 同步存 由於多 資源爲 越來越

之記憶 發明之 實施本 方法， 開機自 實施， 變得不 化以及 可在進 多處理 里 SMI - 6 - 200527296 (4) 對於熟知此技藝者應知，同步化多處理器以及有效配 置多處理器之間之系統記憶體空間可應用於任何層次之電 腦系統（個人數位助理、行動平台、桌上平台，以及伺服 器平台），以及任何數目之處理器。例如，具有四個或是 更多處理器之多處理器系統可使用此方法以在進入系統管 理模式之前（S MM )而同步化所有四個處理器。由於任何 多個處理器必須包括兩個處理器，因此只在此討論兩個處 理器之同步，以避免本發明變成一更爲複雜之系統。 圖1 -3係描述說明本發明方法之某些硬體之圖例。如 上述，該所述方法可使用在任何多處理器；因此該方法將 只參考圖3而描述細節，以避免使本發明更爲複雜。 圖1展示具有多數個邏輯處理器之裝置1〇5之方塊圖 。實體處理器係指實體處理器晶片或是單一封裝。一邏輯 處理器係爲可視於作業系統（〇 S )之獨立處理器，其可執 行碼以及維護與系統其他處理器之獨特架構。超線程（ Hyper-threading )技術（HT )係爲 Intel⑧公司（ SantaClara，加州）之技術，其可使用單一實體處理器而 平行執行線程（threads ) 。HT包括兩個邏輯處理器於單 一實體處理器，且係由複製架構狀態而執行，而每個架構 狀態分享一組處理器執行資源。 裝置105可包括一第一處理器11〇以及一第二處理器 115°裝置105可爲一實體處理器。裝置1〇5亦可爲嵌埋 (embedded)系統，單一實體處理器，或是任何其他具有 至少兩個處理器之裝置。處理器丨1 〇與〗丨5可以爲邏輯處 200527296 (5) 理器。例如，裝置105可包括架構狀態暫存器120以及 125，其每個具有獨特（unique )之架構狀態。應知，該 裝置105可包括多於兩個邏輯暫存器，其每個具有相關聯 之架構狀態暫存器，以具有分離之架構狀態。處理器1】0 以及1 1 5分享相同之執行資源1 3 〇，快取記憶體〗3 5以及 儲存媒體140。 儲存媒體1 40可以是任何類型之儲存裝置以儲存資料 。例如’儲存媒體1 40可以是暫存器以儲存資訊。儲存媒 體1 4 0亦可爲任何層級之快取記憶體丨3 5。儲存媒體1 4 0 亦可爲在裝置1 05中所設置之系統記憶體之形式。 參考圖2a，係爲具有多處理器之系統例。該系統可包 括第一處理器205以及第二處理器210。 處理器20 5以及210可爲實體記憶體，其中每個處理 窃係爲分離之晶片或是分離封裝。該系統亦可包括互連構 件215以耦合處理器205以及210至儲存媒體220(圖2a 中）或是至控制器集線器（圖2 b中）。如圖2 b所示，控 制器集線器2 3 0可以藉由第二互連構件2 3 5而與儲存媒體 220耦合。 圖3係展示具有多處理器之系統例。處理器3 〇 5可包 括第一處理器3 1 0以及第二處理器3 1 5，其分享執行資源 330、快取記憶體3 3 5以及系統匯流排3 40。架構狀態暫存 器320以及3 2 5可分別具有處理器3 2 0以及3 2 5之獨特架 構狀態。系統匯流排3 40將處理器3 0 5耦合至控制器集線 器3 4 5。控制器集線器3 4 5可藉由第二匯流排3 5 0而耦合 200527296 (6) 至儲存媒體3 5 5。儲存媒體3 3 5可以適任何儲存資料之裝 置。例如，儲存媒體可以適系統記憶體。系統記憶體亦可 包括同步隨機存取記憶體（SRAM )、動態隨機存取記憶 體（DRAM )、同步動態隨機存取記憶體（SDRAM )、多 資料速率 RAM(DDR) 、Rambus(R)、或是任何類型之系 統記憶體。儲存媒體3 5 5亦可爲暫存器、快閃記憶體、或 是任何層級之快取記憶體。 參考圖4以及圖5，係爲對於第一處理器以及第二處 理器配置在儲存媒體3 5 5中系統管理模式（SMM )系統空 間之圖例。圖4係展示第一 SMM記憶體空間405，其可 被配置給第一處理器，而第二SMM記億體空間410可被 配置給第二處理器。第一 SMM空間405以及第二SMM空 間4 1 0係爲重疊以產生一重疊區4 1 5。 第一非重疊區420、第二非重疊區42 5、且/或第三重 疊區43 5可使用爲保持每個處理器之分離記憶體空間。例 如，分離記憶體空間420以及425可使用爲儲存第一以及 第二處理器儲存狀態區。又例如，非重疊區420可爲介於 第一與第二處理器之基底暫存器（SMBase )之間距（ offset)，而4 3 5以及425可用爲儲存第一與第二處理器 之儲存狀態區。圖4亦展示在重疊區415內之同步區430 ，其亦可使用爲儲存第一處理器且/或第二處理器之同步 資訊。 圖5中，係爲同步區430之圖例。同步區430可爲同 步位元組，其表示第一且/或第二處理器之狀態。如之後 -9- 200527296 (7) 所述於圖6 - 1 0者’同步區4 3 0可儲存於圖3所示儲存媒 體355內之任何處。格505、510、以及515係展示同步位 元組可包括之値的例子，以分別表示在格5 2 0、5 2 5以及 5 3 0中之狀態。 參考圖6，係以流程圖而展示在處理SMI前對於第一 與第二處理器同步化之方法。在方塊605中，係接收一 SMI。通常SMI經產生以對於處理器請求一服務。SMI可 藉由非同步（硬體）或是同步（軟體）事件。當SMI在系 統中產生，在系統中之每個處理器將接收/閂鎖（latch ) 該 SMI ° 如圖例所示，在方塊605之第一 SMI可藉由控制器集 線器345而產生（圖3所示）。又另一例，方塊605之第 一 SMI可藉由設置在第一處理器、第二處理器或是分別設 置於系統中之控制器（未顯示）而產生。而另一例子，在 方塊506中之第一 SMI可藉由在實體處理器（像是圖3之 處理器3 0 5 )或是控制器集線器（像是在圖3之控制器集 線器3 4 5 )中接點之邏輯位準（level )之改變而產生。 方塊6 1 0，係第一處理器檢查第二處理器之狀態。檢 查第二處理器之狀態可經由在處理器之間的通訊而執行。 如圖例所示，圖7 (方塊705 )係展示第一處理器如何藉 由檢查儲存媒體（像是圖3與圖4之儲存媒體）而檢查第 二處理器之狀態。 儲存媒體3 5 5可以是任何儲存資訊之媒體。例如，儲 存媒體3 5 5可以爲設置於第一處理器、第二處理器或是多 -10- 200527296 (8) 處理器系統（未顯示）中之至少一暫存器。又另一例子， 儲存媒體3 5 5可以是快取記憶體3 3 5部分或是任何爲設置 在處理器3 0 5中之其他快取記憶體。又另一例子’儲存媒 體3 5 5可以是系統記憶體。 儲存媒體3 5 5可保持第一處理器且/或第二處理器之 直接狀態資訊。且’儲存媒體3 5 5可保持表示第一處理器 且/或第二處理器之狀態之資訊。例如，儲存媒體3 5 5可 儲存在同步區中之狀態資訊’像是同步區430(圖4與5 中所稱）。同步區43 0可儲存表示不同處理器狀態之不同 値。 關於指令例，儲存在同步區430中之第一値係表示第 二處理器係在非作動狀態。非作動狀態可以是任何低電位 狀態，像是睡眠、待機、延遲、冬眠、等待SIPI、深睡、 重設或是任何使第二處理器不對於中斷反應之其他模式。 此外，儲存在同步區43 0中之第二値可表示第二處理器係 在作動狀態，但是非SMI模式，其一般亦稱爲系統管理模 式（SMM )。作動狀態（但是非SMI模式）可以爲第二處 理器回應於中斷且或執行碼但是非SMM之狀態。進一步 ，除存在同步區43 0中之第三値可表示第二處理器係在作 動狀態且係在SMI模式。作動狀態以及在SMI模式可以 是任何使第二處理器在作動且亦在S Μ Μ之狀態。 參考圖5，係表示可儲存在同步區430而作爲同步位 元之表示値之圖例。當同步區43 0儲存第一値01b(於格 5 1 0中），該第一値係表示第二處理器係爲非作動/睡眠（ -11 - 200527296 (9) 如格52 0所述）。然而，當同步區4 3 0儲存第二値00b(如 格5 0 5所示），該第二値係表示第二處理器係在作動但非 在SMI模式，因此第一處理器等待第二處理器（如格515 所示）。同樣的，當同步區540儲存第三値10b，如格 5 1 5所示，該第三値係表示第二處理器係在作動且在SMI 模式。因此，第一處理器進行至處理該SMI於第一以及第 二處理器（如格5 3 0所述）。 再次參考圖6，區塊605之SMI係在區塊615中處理 。通常處理SMI伴隨由硬體或是軟體之請求服務。處理 SMI會包括任何產生SMI請求之服務。例如，處理SMI 會包括執行SMI處理程式碼以服務SMI。 如區塊62 0所示，第一處理器將處理在區塊60 5所產 生之SMI，但不等待第二處理器進入SMI模式，假如同步 區43 0儲存一表示第二處理器係在非作動狀態之値。一旦 第二處理器開始醒來（wake-up )(進入對於中斷之回應 )’第二處理器可更新儲存媒體以反應其現有狀態，像是 圖7之區塊710所示。 當進入第二處理器對於中斷之回應但是非在SMI模式 之狀態時，在同步區5 3 0之値由第二處理器更新以反應作 動但是非在SMI模式狀態。當同步區43 0表示作動但是非 在SMI模式狀態，第一處理器應等待第二處理器以在處理 SMI (區塊605)之前而進入SMI模式（如區塊625所示 )。同樣的，當第二處理器進入SMI模式，其將更新同步 區爲値l〇b(圖5)，其表示第二處理器現在爲SMI模式。 -12- 200527296 (10) 假如第二處理器之狀態係爲作動且在SMI模式，貝ij SMI 可由第一處理器與第二處理器處理上之任一第一處理器或 是第二處理器而處理。

參考圖8，係以高層次流程圖而表示在二處理器啓動 序列時經最佳化之同步之圖例。同步値8 05係經由流程圖 而連續展示以展示圖4與5中所示可儲存何値於同步區 4 3 0。同步區8 0 5可儲存於儲存媒體3 5 5中之任何處。例 如，同步値8 0 6應與圖5表格中之値同步，以簡化說明。 因此，當起始/重設（區塊810 )，同步値8 0 5可被設爲 〇 1 b，表示第二處理器係在非作動。此時，假如任何SMI 被產生時，第二處理器可閂鎖接收該 S MI，但是不處理之 〇 然而，在接收SM之後，第一處理器可藉由檢查同步 區43 0以檢查第二處理器之狀態，以讀取同步値8 05。第 一處理器之後可進行對於SMI之處理而不等待第二處理器 ，假如同步値8 0 5係爲0 1 b，表示第二處理器係在非作動 。第一處理器亦可完成其他常式啓動步驟，像是起始SMI (區塊815 )，完成開機自我測試（POST)(區塊82 0 ) ，並等待第二處理器（區塊825)。

當第二處理器在區塊8 3 0中醒來，其將設定同步値 8 05爲0 Ob，以表示其係爲作動但是非在SMI模式。第一 處理器進入SMI (區塊8 3 5 )，並應藉由檢查同步値805 而檢查第二處理器。因爲同步値8 0 5現在應被設定爲00b ，因此第一處理器可等待/回路直到第二處理器進入S Μ I -13- 200527296 (11) 並設定同步値8 0 5爲10b。 第二處理器（區塊840)，可之後進入SMI模式並設 定同步値805爲10b以表示其爲非作動且在SMI模式。此 時，第二處理器可等待回路於SMI模式直到第一處理器已 經設定同步値8 0 5爲00b，以表示其爲作動但是非爲SMI 模式。當第二處理器在等待時，第一處理器可進入對於在 第一處理器與第二處理器中之SMI之處理（區塊845)。 一旦第一處理器已經處理完在第一處理器與第二處理器兩 者上之SMI，其離開SMI模式並設定同步値8 05爲00b ( 在區塊8 5 0 )。第二處理器之後離開SMI模式（於區塊 8 5 5 ) ° 參考圖9，係表示有效配置系統管理記憶體空間之方 法。在區塊905中，第一系統管理記憶體空間範圍（像是 圖4之第一記憶體空間/範圍40 5 )係被配置給第一處理器 。區塊9 1 0中，第二系統管理記憶體空間範圍（像是第二 記憶體空間範圍4 1 0 )被配置給第二處理器，使得第一記 憶體空間405以及第二記憶體空間4 1 0重疊而產生一重疊 區/範圍4 1 5。該第一記憶體空間405以及第二記憶體空間 4 1 0之重疊將造成第一與第二非重疊區/範圍，像是分別爲 非重疊區範圍420與42 5 (如圖4所示）。 重疊區415可使用爲儲存系統管理資料，像是SMI處 理程式碼。重疊區4 1 5亦可使用爲儲存第一與第二處理器 之一個或是兩者之儲存狀態區。應知，第一與第二非重疊 區420與425可設置於相對於較圖4所示重疊區415不同 -14- 200527296 (12) 之位向。 非重疊區420與425亦可使用爲儲存任何種類之貝料 。例如，第一非重疊區4 2 0可儲存對於第一處理器之儲存 狀態區，而第二非重疊區42 5可儲存該對於第二處理器之 儲存狀態區。另一例子，第一非重疊區4 2 0可以是介於第 一與第二處理器之S MM空間之間的間距，而儲存狀態區 425 (在重疊區415)，以及非重疊區425可分別使用於儲 存第一與第二處理器之儲存狀態區。進一步，非重疊區 420以及42 5可以是任何尺寸之記憶體。如圖例’第一與 第二非重疊區420與425可以是每個處理器之儲存狀態區 之大小。一傳統之儲存狀態區可以是2kB，但亦可變化大 小。介於第一記憶體空間405以及第二記憶體空間4 1 0之 間距（如所示係以非重疊區420所示）亦可變化大小。例 如，間距可以是儲存狀態區之大小，或是其可爲除存在任 一記憶體空間中之最大SMI處理程式碼之大小。 重疊區4 1 5之部分亦可儲存兩個處理器之系統管理狀 態於同步區4 3 0中，如圖所示；儘管，同步區4 3 0可設置 在儲存媒體3 5 5中之任何處。然而，最好係儲存同步區 43 0於重疊區，使得兩個處理器可予以讀取資訊並輕易修 改同步區4 3 0。 如所示，由於多處理器系統可用之資源較少，因此對 於有效同步化以及系統管理之記憶體配置之需要更大。允 許處理器以直接或是經由一儲存媒體而相互通訊彼此之狀 態可允許多個處理器有效同步化，而不浪費任何執行時間 -15- 200527296 (13) 與資源。進一步，每個處理器之系統管理記憶體空間/範 圍之重疊可節省可用之記憶體空間，並允許同步資訊被適 當儲存並由任何處理器修改。 在上述說明書中，本發明係參考特定圖例之實施例而 描述。但是應知可有各種對於如以下申請專利範圍所定義 之修改以及改變在不離開本發明較廣之精神以及範圍。而 說明書以及圖式係爲圖例而非爲限制其範圍。 【圖式簡單說明】 本發明藉由例子而展示，但是並不限於該附圖所示之 圖。 圖1係爲具有分享執行資源、快取記憶體、以及儲存 體之多處理器之裝置之方塊圖。 圖2a展示具有耦合於儲存媒體之多處理器之系統之 方塊圖。 圖2b係展示具有多處理器耦合至控制器集線器（其 係耦合至記憶體）之多處理器之系統之方塊圖。 圖3係展示具有多邏輯處理器之實體處理器之系統之 方塊圖。 圖4係展示具有重疊系統管理記憶體空間之圖3之儲 存媒體之圖。 圖5係展示圖4之記憶體空間之部分，其可儲存多處 理器系統管理狀態之表示。 圖6展示在處理系統管理中斷之前對於第一以及第二 -16- 200527296 (14) 處理器之流程圖。 圖7係表示在處理SMI之前用以同步第一與第二處理 器以及用以更新儲存媒體以反應新的系統管理狀態之實施 例之流程圖。 圖8係展示在處理SMI之前用以同步第一與第二處理 器之啓動處理時所使用之同步位元組之圖例。 圖9係展示有效指定系統管理記憶體空間至第一與第 二處理器之流程圖。 【主要元件符號說明】 105 裝 置 110 第 一 處 理 器 115 第 二 處 理 器 120 架 構 狀 態 暫 存 器 125 架 構 狀 態 暫 存 器 130 執 行 資 源 135 快 取 記 憶 體 140 儲 存 媒 體 205 第 — 處 理 器 210 第 二 處 理 器 21 5 互 連 構 件 220 儲 存 媒 體 230 控 制 器 集 線 器 235 第 二 互 連 構 件 -17- 200527296 (15) 305 處 理 器 3 10 第 — 處 3 15 第 二 處 320 架 構 狀 325 架 構 狀 330 執 行 資 335 儲 存 媒 340 系 統 匯 345 控 制 器 350 第 二 匯 355 儲 存 媒 405 第 一 記 4 10 第 二 記 4 15 重 疊 420 第 —* 非 425 第 二 非 43 5 第 二 重 理器 理器 態暫存器 態暫存器 源 體 流排 集線器 流排 體 憶體空間 憶體空間、範圍 /範圍 重疊區 重疊區 疊區

-18-

Claims (1)

1. 200527296 (1) 十、申請專利範圍 】· 一種系統控制之方法，包含： 接收一系統管理中斷（SMI ); 以第一處理器檢查第二處理之狀態；以及 (1 )當第二處理器之狀態爲非作動，則以第一處理 器處理該SMI ; (2 )當第二處理器之狀態爲作動且不在SMI模式， 等待第二處理器進入SMI模式； (3 )當第二處理器之狀態爲作動且係在SMI模式， 則由第一與第二處理器兩者處理該SMI。 2 ·如申請專利範圍第1項之方法，其中以第一處理器 檢查第二處理器之狀態包含： 以第一處理器檢查儲存媒體，其中儲存媒體儲存表示 第一處理器之狀態之値。 3 ·如申請專利範圍第2項之方法，其中該儲存媒體係 爲系統記憶體。 4 ·如申請專利範圍第3項之方法，其中該系統記憶體 儲存以同步位元組而表示第二處理器狀態之値。 5 ·如申請專利範圍第4項之方法，當該同步位元組在 具有第〜値時係表示該第二處理器係在非作動狀態。 6·如申請專利範圍第4項之方法，當該同步位元組在 具有第二値時係表示第二處理器係爲作動且非在SMI模式 〇 7 ·如申請專利範圍第4項之方法，其中該同步位元組 -19- 200527296 (2) 在具有第三値時係表示該第二處理器係在作動且在S ΜI模 式。 8 ·如申請專利範圍第2項之方法，其中該儲存媒體係 爲一暫存器。 9·如申請專利範圍第2項之方法，其中該暫存器係設 置在弟一處理器中。 1 〇.如申請專利範圍第2項之方法，其中該儲存媒體 之預設値係表示第二處理器在非作動狀態。 1 1 ·如申請專利範圍第2項之方法，進一步包含： 以第二處理器更新該儲存媒體以反應該第二處理器之 現有狀態。 1 2 .如申請專利範圍第1 1項之方法，其中更新該儲存 媒體包含： 當第二處理器進入至低電力狀態時，寫入一値至該儲 存媒體以表示非作動狀態。 1 3 .如申請專利範圍第1 1項之方法，其中更新該儲存 媒體包含： 當第二處理器爲叫醒且非在SMI模式時，寫入一値至 該儲存媒體而表示作爲以及不在SMI模式狀態。 1 4 .如申請專利範圍第1 1項之方法，其中更新該儲存 媒體包含： 當第二處理器進入SMI模式時，寫入一値至該儲存媒 體而表示作動以及在SMI模式。 1 5 ·如申請專利範圍第1項之方法，進一步包含：在 -20- 200527296 (3) 接收該SMI之前而產生該SMI。 1 6 .如申請專利範圍第1 5項之方法，其中經由軟體而 產生該SMI。 1 7 ·如申請專利範圍第1 5項之方法，其中經由硬體而 產生該S ΜI。 1 8 .如申請專利範圍第1項之方法，其中該第一與第 二處理器係爲邏輯處理器。 1 9.如申請專利範圍第1項之方法，其中該第一與第 二處理器係爲實體處理器。 2 0.—種系統控制之方法，包含： 指定用於系統管理之第一記憶體空間至第一處理器； 以及 指定用於系統管理之第二記憶體空間至第二處理器， 其中第二記憶體空間與第一記憶體空間部分重疊而至少有 一第一非重疊區。 2 1 .如申請專利範圍第20項之方法，其中第一與第二 記億體空間之重疊亦留下一第二非重疊區。 22.如申請專利範圍第20項之方法，其中第一非重疊 區之大小係至少爲第一處理器之儲存狀態之大小。 2 3 ·如申請專利範圍第2 1項之方法，其中第二非重疊 區之大小係至少爲第二處理器之狀態儲存區之大小。 24·如申請專利範圍第23項之方法，其中第一與第二 非重疊區之大小係至少爲第二處理器之系統管理中斷（ SMI )處理程式碼之大小。 -21 - 200527296 (4) 2 5 .如申請專利範圍第2 0項之方法，其中該重疊區包 含一同步區以儲存至少第二處理器之系統管理狀態。 2 6 ·如申請專利範圍第2 0項之方法，其中該重疊區包 含第一處理器之儲存狀態區。 27.如申請專利範圍第26項之方法，其中該第一非重 疊區包含第二處理器之儲存狀態區。 2 8 ·如申請專利範圍第2 0項之方法，其中第一與第二 記憶體空間係爲系統記憶體。 2 9 ·如申請專利範圍第2 0項之方法，其中第一與第二 處理器係爲邏輯處理器。 3 〇 ·如申請專利範圍第2 0項之方法，其中第一與第二 處理器係爲實體處理器。 3 1 . —種微處理器，包含： 第一邏輯處理器與第二邏輯處理器，耦合至儲存媒體 ’其中該儲存媒體儲存第二邏輯處理器之系統管理狀態。 3 2 ·如申請專利範圍第3 1項之微處理器，其中該儲存 媒體係爲在處理器中之一的暫存器。 3 3 .如申請專利範圍第3 1項之微處理器，其中該儲存 媒體表示該第二處理器係在非作動狀態。 3 4 .如申請專利範圍第3 ]項之微處理器，其中該儲存 媒體表示該第二處理器係在作動且非在SMI狀態。 3 5 ·如申請專利範圍第3 1項之微處理器，其中該儲存 媒體表示該第二處理器係在SMI模式。 3 6 . —種儲存裝置，包含： -22- 200527296 (5) 耦合至第一與第二邏輯處理器的一儲存媒體，具有指 定給第一處理器用以系統管理之第一記憶體範圍，以及指 定給第二處理器用以系統管理之第二記憶體範圍，其中該 第一與第二記憶體範圍部分重疊，而具有第一與第二非重 疊範圍。 3 7 ·如申請專利範圍第3 6項之儲存裝置，其中該第一 與第二非重疊範圍之大小係至少爲個別第一與第二處理器 之儲存狀態區之大小。 3 8 ·如申請專利範圍第3 6項之儲存裝置，其中該第一 與第二處理器係爲邏輯處理器。 3 9 ·如申請專利範圍第3 6項之儲存裝置，其中該第一 與弟一*處理器係爲貫體處理器。 4 0 ·如申請專利範圍第3 6項之儲存裝置，其中該重疊 區具有可由第一與第二處理器兩者所修改之同步區。 4 1 ·如申請專利範圍第4 0項之儲存裝置，其中該同步 區包含一同步位元組以表示至少一處理器之系統管理狀態 〇 42 ·如申請專利範圍第4 1項之儲存裝置，其中該同步 位元組係使用以在處理系統管理中斷之前而同步化第一與 第二處理器。 4 3 · —種控制系統，包含： 一控制器集線器，耦合於第一與第二處理器； 耦合至第一與第二邏輯處理器的一儲存媒體，用以儲 存至少該第二處理器之系統管理狀態，其中在接收第一系 -23- 200527296 (6) 統管理中斷（S Μ I )之後，該第一處理器檢查該第二處理 器之系統管理狀態。 4 4.如申請專利範圍第43項之控制系統，其中當第二 處理器之系統管理狀態係爲非作動時’該第一處理器將處 理SMI而不等待第二處理器。 4 5.如申請專利範圍第43項之控制系統，其中當第二 處理器之系統管理狀態係爲作動且非在SMI模式時，第一 處理器等待第二處理器進入SMI模式並更新該儲存裝置。 4 6.如申請專利範圍第43項之控制系統，其中當第二 處理器之系統管理狀態係爲作動且在SMI模式，則該SMI 係在第一與第二處理器中被處理。 4 7 ·如申請專利範圍第4 3項之控制系統，其中該儲存 媒體係爲系統記憶體。 48·如申請專利範圍第47項之控制系統，其中系統記 億體包含一同步位元組，其儲存表示至少第二處理器之系 統管理狀態之値。 4 9 ·如申請專利範圍第4 3項之控制系統，其中儲存裝 置係爲一暫存器。 5 0 ·如申請專利範圍第43項之控制系統，其中該儲存 媒體係爲快閃記憶體。 5 1 ·如申請專利範圍第43項之控制系統，其中該第一 與第第二處理器係爲邏輯處理器。 5 2 ·如申請專利範圍第4 3項之控制系統，其中該第一 與第第二處理器係爲實體處理器。 -24- 200527296 (7) 5 3 . —種控制系統，包含： 耦合至記憶體之第一處理器，具有在指定爲系統管理 之記憶體中之第一位址範圍；以及 耦合至記憶體之第二處理器，具有在指定爲系統管理 之記億體中之第二位址範圍，其中第一與第二位址範圍係 部分重疊，而有第一非重疊範圍以及第二非重疊範圍。 54·如申請專利範圍第53項之控制系統，其中該第一 與第二非重疊範圍係至少爲每個處理器之儲存狀態範圍之 大小。 5 5 ·如申請專利範圍第5 3項之控制系統，其中該第一 與第二非重疊範圍係爲第二處理器之系統管理中斷（SMI )處理程式碼之大小。 5 6 ·如申請專利範圍第5 3項之控制系統，其中該記憶 體係爲系統記憶體。 5 7 .如申請專利範圍第5 3項之控制系統，其中該第一 與第二處理器係爲邏輯處理器。 5 8 ·如申請專利範圍第5 3項之控制系統，其中該第一 與第二處理器係爲實體處理器。