TW200522269A - IC design of differential varactors - Google Patents

Description

200522269 五、發明說明（1) ~一 一 【發明所屬之技術領域】 本發明係提供一種差動式變容器之積體電路設計，尤 指一種利用整合的方式設計差動式變容器之積體電路，使 其繞線時不會有不對稱的情況產生，以有效縮小晶片體 積’且降低對電路產生的不正確性，更進一步有效控制可 變電容整體的負載品質。 【習用技術】 在射頻微波及無線通訊的應用中，電壓控制振蘯器 (VC0)，一直是一個不可或缺的重要電路，其利用偏壓改 變電路裡的變容器，使其改變電容值進而改變振盪頻率。 而愈來愈多的人採用差動電路的方式來設計電壓控制振堡 器（VC0)的電路，以降低共模效應所產生雜訊（c〇mm〇n 一 mode noise )的干擾，為了達到差動的效果，差動式變容 器就成了必要的元件，但習用作法的差動式變容器都是利 用兩個獨立的變容器所組成，如此的作法不僅增加晶片面 積’且兩獨立變谷器之間連線所產生的寄生效應也會增加 電路的不確定性。 如圖一 A及圖一 B所示，其中習用之差動式變容器係由 第一變容器1及第二變容器2所組成，於兩p型基板1〇、2〇 上的η型井區11、21内，形成n+植入點12、22，將n+植入 點1 2、2 2連接在一起形成一偏壓控制點v c，且利用p丨和p 2 作為與其他電路相連接的連接點，加上p+植入點、23作 為接地點，如此便完成習用之差動式變容器之電路設計。

第 頁 200522269

設計，至少存在以下 綜觀前述習用之差動式變容器之電路 缺點： 二、 採用兩個獨立之變容器 積，進而增加晶片製作 兩個獨立的變容器之間 進而增加電路的不確定 ’故製作時需要較大的晶片 成本。 的連線會有寄生元件的產生 性0 面 三、 由於兩變容器相互之間的連線必須相互對稱故對位 要非常精準，進而增加製作時的困難度。 四、 兩變容器相互之間的連線常會發生不對稱之情況，進 而大幅降低差動的效果。 五、不能得知可變電容整體的負載品質因素。 【發明概述】 有鑑於習用技術之缺失，本發明之主要目的在於提供 一種差動式變容器之積體電路設計，利用整合的方式設計 差動式變容器之積體電路，其寄生的效應可於製作過程中 一併被考慮，進而降低對電路產生的不正確性。 本發明之次要目的在於提供一種差動式變容器之積體 電路設計，利用整合的方式設計差動式變容器之積體電 路，以有效縮小晶片體積，降低製作成本。 本發明之另一目的在於提供一種差動式變容器之積體 電路設計’利用整體一起設計完成，使其不會因繞線時有 不對稱的情況產生。 本發明之又一目的在於提供一種差動式變容器之積體

200522269 五、發明說明（3) 整體的負載品質因素，更進 負載品質 提供一種差 成，不需重 ’以減少製 係提供一種 一Ρ型基板； 型離子植入 將所述之至 ’其係耦接 動式變容器之積體 新定位連線相互對 作時的困難度。 差動式變容器之積 — η型井區，設於 區’分別設於該η 少三個η型離子植 所述之η型離子植 電路設計，可得知可變電容 步有效控制可變電容整體的 本發明之再一目的在於 電路設計，其係一趙設計完 稱之位置，故對位非常精準 為達上述目的，本發明 體電路設計，其係包括有·· 該P型基板頂面；至少三個n 型井區頂面；一金屬連線， 入區相連接；一偏壓控制點 第一閘極相連在一起。甘 入區，以及，一第一閘極及 〜 中，該第一閘極和該第二閘極，係以該偏壓控制=為= 心，相對稱分佈於該偏壓控制點兩側。如此，利用整合 方Ϊ設ί差動式變容器之積體電路，使差動式變容器^一 體設計完成，寄生的效應可於製作過程中一併被考慮， 而降低對電路產生的不正確性，並有效縮小晶片體^，降 低製作成^，且不會因繞線時有不對稱的情況產生，更可 於製造時得知可變電容整體的負載品質因素，以進一步有 效控制可變電容整體的負載品質；再者，丨亦不需重新定 位連線相互對稱之位置，故對位非常精準，以減少製作時 的困難度。 衣丨f呤 【發明的詳細說明】 為使貴審查委員能對本創作之特徵、目的及功能有 第7頁 200522269 五、發明說明（4) 更進二步與瞭解’兹配合圖式詳細說明如後。 眘4； Γι先i H乃A及圖二B所示，其係為本發明第一較佳 方歹•之1立剖面示意圖，其中差動式變容器3之積 、 „成紅 ρ型基板30頂面形成一η型井區（η — we 11 ) 3 1，利用離子備始、i^ 植法植入至少三個η型離子植入區 32，設於該η型井區31 了苜而 社〆 咏 丄了貝面，其係分別為：一第一η型離子 植入區32a、一第二η刑μ 2 ^ , 1離子植入區32b和一第三η型離子植 入區32c，其中該第一η刑触2^綠一 1離子植入區32a和該第二η型離子 植入區32c，係以該第二η型離子植入區32b為中心，相對 應刀佈於該第一 η型離子植入區32b兩側。且由於第一 n型 離子植入區3 2a、第二η型離子植入區32b和第三η型離子植 入區32c的相對位置，可於離子佈植時便確定，使差 變容器3可-體設計完成，於後續製程中不需重新定 線相互對稱之位置。 利用習知的微影與蝕刻技術，形成氧化層接觸點利用 連接點及金屬連線連接導通之結構，丨中金屬連線33，將 所述之η型離子植入區32相連接，且第一閘極34 ’係設於 金屬連線33内及該第1型離子植入區32Μ〇該第二η型離 子植入區32b間，該第二閘極35，亦設於該金屬連線33内 及該第型離子植入區321)和該第三n型離子植入區32^ 間。偏壓控制點36，係耦接該第一n型離子植入區32a、該 第二η型離子植入區32b和該第型離子植入區32c ;第」 連接點37，係耦接於該第一閘極34 ;該第二連接點38，係 耦接於該第二閘極35，其中，該第一連接點37和該第二連

麵 第8頁 200522269 五、發明說明（5) 接點38，係以該偏壓控制點36為中心，相對稱分佈於該偏 壓控制點36兩側，亦即該第一閘極34和該第二間極35，係 以該偏壓控制點36為中心，相對稱分佈於該偏壓控制點36 兩侧。 由於差動式變容器3係整體一起設計完成，所以並不 會因繞線時有不對稱的情況產生，更可得知可變電容整體 的負載品質因素，以進一步有效控制可變電容整體的負載 。口質。再者’該p型基板30頂面更包括一 p型離子植入^ 39 ’輛接一接地點40 ’作為接地用途。且本發明第一較佳 實施例之第一閘極3 4與第二閘極3 5所使用之材料，係為多 晶石夕(po 1 y-si 1 icon ) 〇 請先參考圖三A及圖三B所示，其係為本發明第二較佳 實施例之上視圖及剖面示意圖，其中差動式變容器5之積 體電路結構，其係在一n型基板50頂面形成一p型^區（p_ we 1 1 ) 5 1 ’利用離子佈植法植入至少三個p型離子植入區 52，設於該p型井區51頂面，其係分別為：一第一p型離子 植入區52a、一第二p型離子植入區52b和一第型離子植 入區52c，其中該第一p型離子植入區52a和該第三口型離子 植入區52c，係以該第二p型離子植入區52b為中心，相對 應分佈於該第二P型離子植入區52b兩侧。且由於第一p型 離子植入區52a、第二p型離子植入區52b和第三p型離子植 入區52c的相對位置，可於離子佈植時便確定，使差動式 變容器5 —體设计完成，於後續製程中不需重新定位連線 相互對稱之位置。

200522269

利用習知的微影與蝕刻技術’形成氧化層接觸點利用 連接點及金屬連線連接導通之結構，其中金屬連線53，將 所述之至少三個P型離子植入點52相連接，且笛」 禾一間極 5 4 ’係设於該金屬連線53内及該第*P型離子植入巴52a考 該第二p型離子植入區52b間，該第二閘極55，亦設^於該金 屬連線53内及該第二ρ型離子植入區52b和該第三ρ型離子 植入區5 2 c間。偏壓控制點5 6，係耦接該第一 p型離子植入 區52a、該第二ρ型離子植入區52b和該第三ρ型離子植入區 52c，第一連接點57 ’係麵接於該第一閘極54 ;該第二連。 接點58，係耦接於該第二閘極55，其中，該第一連接點57 和該第二連接點58，係以該偏壓控制點56為中心，相對稱 分佈於該偏壓控制點5 6兩侧，亦即該第一閘極5 4和該第二 閘極5 5 ’係以該偏壓控制點5 6為中心，相對稱分佈於該偏 壓控制點5 6兩側。。 再者’該η型基板50頂面更包括一 η型離子植入區59， 麵接一接地點60，作為接地用途。差動式變容器5亦是整 體一起設計完成，故與第一實施例所能達成的功效相同， 在此便不多作贅述。 綜合上述，本發明提出一種差動式變容器之積體電路 設計，無論是η型半導體基板或ρ型半導體基板皆可適用， 其係利用整合的方式設計差動式變容器之積體電路，以有 效縮小晶片體積，降低製作成本，更可避免因繞線時有不 對稱的情況產生，且可得知可變電容整體的負載品質因 素’更進一步有效控制可變電容整體的負載品質。

200522269

五、發明說明（7) 惟以上所述者，僅A太心& 之限制本創作的範園ίί創作之較佳實施例，當不能以 之均等變化及佟：：：依本創作申請專利範圍所做 _ >飾，仍將不失本創作之要義所Α ,^之精神和範圍，故都應視為本創，^不脫 狀況，謹，t審查委員明鑑，並祈心作實施 200522269 圖式簡單說明 —----- ---- 【圖式之簡要說日月j 圖一Λ係習用之 圖一β係習用 差動式變容器上視示意圖。 圖二Α係未發日差動式變容器剖面示意圖。 示意圖。 第一較佳實施例之差動式變容器上視 圖一B係本發明 示意圖。 乐一較佳實施例之差動式變容器剖面 圖一A係本發明第二較佳實施例之差動式變容器上視 示意圖。 圖三B係本發明第二較佳實施例之差動式變容器剖面 示意圖。 圖號說明： 1 -第一變容器 2- 第二變容器 10、 20-p型基板 11、 2 1 -η型井區 12、 22-η+植入點 13、 23-ρ +植入點

Vc-偏壓控制點，PI、Ρ2-連接點 3- 差動式變容器 30- Ρ型基板 31- η型井區 32- η型離子植入區，32a-第一 η型離子植入區、32b-第二η ΙΗ 第12頁 200522269 圖式簡單說明 型離子植入區、32c-第三η型離子植入區 3 3 -金屬連線 34- 第一閘極 35- 第二閘極 3 6 -偏壓控制點 37- 第一連接點 38- 第二連接點 39- ρ型離子植入區 4 0 -接地點 5-差動式變容器 5 0 -η型基板 51- ρ型井區 52- ρ型離子植入區，52a-第一 ρ型離子植入區、52b-第二ρ 型離子植入區、52c-第三ρ型離子植入區 53- 金屬連線 54- 第一閘極 55- 第二閘極 5 6 -偏壓控制點 57- 第一連接點 58- 第二連接點 59- n型離子植入區 6 0 -接地點

第13頁

Claims (1)

1. 200522269 六、 1. 申請專利範圍 一種差動式變容器之積體電路結構，其係包 一P型基板； ’ · 一 η型井區，設於該p型基板頂面； 至少三個η型離子植入區，分別設於該η型井區頂面； 一=屬連線，將所述之至少三個η型離子植入區相連 偏壓控制點，其係耦接所述之η型離子植入區；以 及， 一第一閘極及一第二閘極相連在一起。 ΐ:請ίϊ範圍第1項所述之差動式變容器之積趙電路 ;Π ΐ第一閘極和該第二閘極係以該偏壓控制點 為中〜’相對稱分佈於該偏壓控制點兩側。 請ίϋ範圍第1項所述之差動式變容器之積體電路 …構’其中該第一閘極係為多晶矽。 ::請：：範圍第！項所述之差動式變容器之積體電路 〜構，其中該第二閘極係為多晶矽。 ::請ίϋ範圍第1項所述之差動式變容器之積體電路 二構）其中該ρ型基板頂面更包括有離子植入區。 蛀：請f利範圍第5項所述之差動式變容器之積體電路 二構，其中該p型離子植入區係耦接於一接地點。 一種差動式變容器之積體電路結構，其係包括 一η型基板； ’ · —Ρ型井區，設於該η型基板頂面； 至少三個ρ型離子植入區，設於該{)型井區頂面；

   Ml 第14頁 200522269 六、申請專利範圍 一金屬連線’將所述之至少三個p型離子植入區相連 接； 一偏壓控制點，其係耦接所述之P型離子植入區；以 及， 一第一閘極及一第二閘極相連在一起。 8·如申請專利範圍第7項所述之差動式變容器之積體電路 結構，其中該第一閘極和該第二閘極係以該偏壓控制點 為中心’相對稱分佈於該偏壓控制點兩側。

   9·如申請專利範圍第7項所述之所述之差動式變容器之積 體電路結構，其中該第一閘極係為多晶矽。 1〇·如申請專利範圍第7項所述之所述之差動式變容器之積 體電路結構，其中該第一閘極係為多晶矽。 1·如申明專利範圍第7項所述之差動式變容器之積體電路 、、Ό構其中該η型基板頂面更包括有一 η型離子植入 區。