TW200425417A - Trench type capacitor formation method - Google Patents

Description

200425417

【發明所屬之技術領域】 · 右J發：係有關於一種溝槽式電容的製造方☆，特別係 溝槽式電容槽頂部進行一領型介電層製程來降低 頁#尺寸，用以減少電容間發生短路的方法。 【先前技術】 晶體憶體胞(_cell)是由-個電 配-種深溝槽構成，目前的平面電晶體設計係搭 的電容器結構ί :二h的；^^^ F %午導體基底内的深溝槽中，可以縮小 憶：：的尺寸與電力消耗’進而加快其操作速度。 明二閱第1A圖，其顯示習知DRAM胞之深 面圖。應用於折疊位元線(f〇ided b“ — 】，的千 一個主動區域中白人士 ^ 母 線Β[，兩條字元狐1，以及-條位元 八中付5虎耵代表深溝槽，符號BC代表位元接觸插 基0 切面：i Ξ第1!!、’其顯示習知DRAM胞之深溝槽電容器的 溝槽DT:;方：t導體基底10内製作有一深溝槽DT，而深 '9 品域係製作成為一深溝槽電容器1 2，苴乃由 -，入電極板(buriedplate)、一節點介電層（nc)de乃由 二—儲存節點（st°rage nQde)所構成。深 DT。@後，# & 可於Ρ型半導體基底1 0内形成深溝槽 而後猎由—重度摻雜氧化物（例如：砷破璃（ASG))

200425417

=時=火製程，可使n+型離子擴散至深溝槽 丄：成一n+型擴散區14，用來作為深溝槽電 =，板。然後，於深溝槽⑽下方區域之内側 ^成亂化矽層16,用來作為深溝槽電容器12的 =層。後、續，於深溝槽DT内沉積—n+型摻雜之第— 以及高 DT下方 容器12 壁與底 節點介 多晶矽 度，則 完 區域的 ，再於 層22， 溝隔離 28、位 26是用 二田8丄並回蝕（recess)第一多晶矽層I8至一預定深 用來作為深溝槽電容器丨2的儲存節點。 成上述之深溝槽電容器12之後，先於深溝槽DT上方 ，壁上製作一領型介電（collar dielectric)層20 冰溝槽DT上方區域内製作一n+型摻雜之第二多晶矽 再繼續製作一第三多晶矽層24。後續則可進行二淺 (STI)結構26、字元線WLi、仏、源/汲極擴散區域 元接觸插塞BC以及位元線BL等製程。淺溝隔離結構 來區分兩相鄰之dram胞。 σ 此外’為了連接深溝槽電容器丨2以及表面之電晶體， 深溝槽DT之頂部開口周圍的矽基底丨〇内形成有一埋入帶外 擴散（buried strap outdiffusion)區域30，亦稱之為一 節點接合介面（node junction)，其形成方式是藉由第二 多晶矽層22内之n+型離子經由第三多晶矽層24而向外擴散 至鄰近的矽基底1 0中。因此，第三多晶矽層24也稱為1埋 入帶（buried strap) 24。領型介電層20之目的是使隔絕 埋入帶外擴散區域3 0與埋入電極板1 4之間達到有效的隔 絕，以防止此處的漏電流問題危害DRAM胞之保留時間 (retention time) 〇

200425417 五、發明說明（3) 然而’領型介電層2 0之傳統製作會加大深溝槽d τ的頂 部開口尺寸，如此會影響字元線WL與深溝槽!)了之重疊容忍 度以及埋入帶外擴散區域30的分佈，特別是，會縮二源/ 沒極擴散區域28與埋入帶外擴散區域3〇之間的重疊邊緣區 域L ’進而導致埋入帶外擴散區域3〇處發生嚴重的^漏電 流，並影響次電壓（sub-Vt)之表現。 請參閱第2A至2E圖，其顯示習知領型介電層製程之切 面示意圖。如第2A圖所示，一p型半導體基底1〇已經完 深溝槽電容器12之製作，包含有：一氮化矽墊層32、一深 溝槽DT、1+型擴散區14、—氮切層16以及—型推雜 之第-多晶矽層18。然後，如第2B圖所示，去除深溝槽dt 上方區域之氮化石夕層i 6並進行帛—乡曰曰曰石夕層i8之回餘刻步 驟，後，㈣氧化方法於石夕基底1G之暴露表面上長成 -氧切層34，以覆蓋深溝·τ上方區域之側壁 絕緣效果。接者，如望？「闰私— 二氧化石夕層36再利用CVD方式沉積-第 層18頂部之第二氧化石夕層36。 ^飞云除弟夕曰曰石夕 後續’如第2 D圖所示，於深、、备 之第二多晶石夕層22，並回姓列：溝7曰: 型摻雜 度。最後，如第2E圖所亍，二^ 一夕曰曰矽層22至一預定深 -氧化矽層34以及第1备用濕蝕刻方式去除部份之第 層22的頂；，則；切層36,直至凸出第二多晶石夕 3 6係用作為—領型介電J 2 Q *切層3 4以及第二氧化石夕層

200425417 五、發明說明（4) 由於第—氧切層34之氧化成長過程會使一部 因此後續的濕期步驟會擴 π、昆士 I 域之間的重疊邊緣區域L，則命加亞 化漏電流現象與次電壓（sub_v 力= ;曰第”疋深溝細頂部開口擴大的最主要因素， 仁疋苐一氧化石夕層3 4之惫於士、且丰_ 9 ^ ’、 省略此牛驟$ s ^ 虱化成長步驟疋相當重要的，若是 ’略此步驟或是縮小第一氧化矽層34之厚疋 里擴散區1 4與埋入帶外擴散區域3〇之間發 1 面漏電問題。有鑒於此，在必 化成長步驟的前提之下，如何改善領型介ί = 据大深、、番播η τ > a 冤廣製私以避免 擴大冰溝槽DT之頂部開口尺寸，{當前亟需探究之重：免 【發明 有 層製程 成長在埋入帶外 側增加 可有效 根 内容】 鑑於此， ，精由一 額外領 避免溝槽 據上述目 法，包括下列步 深溝槽以 電層以及 ，且節點 成有一 節點介 定深度 本發明 道離子 擴散區 型蟲晶 間發生 的，本 之主要 佈植製 域以外 矽層， 彼此結 發明提 提供一半 及一深 一儲存 溝槽電 節點， 介電層形成於 目的在於提供一種領型介電 耘，可以使氧化矽選擇性地 的深溝槽側壁上，並於其内 以降低深溝槽之頂部尺^， 合（merge)或短路的情況。 =一種溝槽式電容的形成方 基纟，半導體基底上形 谷器，深溝槽電容器且一 ，存節點填入深溝槽;一預 冰溝槽與沭溝槽電容器間之

IM 第8頁 〇548-9828twf(nl) ； 91279 ； Claire.ptd 五、發明說明（5) 深溝槽之側壁及底部； 行一離子佈植步驟， J =方向對深溝槽頂部開口進 半導體基底及深溝渠頂部開口中之單-側壁之 對半導體基底進行氧化牛=頁形成形成一離子佈植區； 層；以氧化層$星i 厂，以在離子佈植區形成一氧化 體基底表面之籌槽頂部開口露出表面之半導 深溝槽開口頂部之‘導：;f半導體層；#除氧化層；於 容器之表面上順庫：开導=:側壁半導體層及深溝槽電 導電層與該儲存節點接觸。"早層；及於深溝槽内填入-根據上述目的，士& 方法，包括下列步•丄： = : =槽=電容的形成 一節點介電層以及一儲存ί槽電容器，深溝槽電容器具有 預定深度，且節點介電’儲存節點填入深溝槽至-之深溝槽之側壁及底部：=深溝槽錢溝槽電容器間 一側壁及一第二㈣：以導體基；之側壁具有-第 行-離子佈植步驟，以在冓：方向：：：槽頂部開口進 ;對半導體基底進行氧頂部形成=一離子佈植區 -侧壁、深溝槽電容器頂；：面以在深ί槽頂部開口之第 度大於第二氧化層；去層’-氧化層之厚 口之第二側壁之半導體美ί:乳化層以路出深溝槽頂部開 於第二側壁形成一側壁；ΪΠ;氧！_匕層為罩幕， 干導體層；移除第一軋化層，以露

200425417 五、發明說明（6) ----- 出第一側壁之半導體基 · 側壁、侧壁半導體層^底表面；於深溝槽開口頂部之第一 一第一阻障層；於^溝練溝槽電容器之表面上順應性形成 體層分別形成一間隙辟槽開口頂部之第一側壁及側壁半導 序回蝕刻第一導電層^ ’於深溝槽填入一第一導電層；依 内之第一側壁、側壁舉間隙壁至一既定高度；及於深溝槽 形成一第二阻障層，足導體層及第一導電層表面上順應性 深溝槽頂部開口等高。於深溝槽内填入一第二導電層至與 為使本發明之上 顯易懂，下文特舉一^和其他目的、特徵、和優點能更明 細鳟昍如下： A佳實施例’並配合所附圖式，作詳 【實施方式】 請參考第3a-3f圖，帛 的形成方法之切面示意圖 請參考第3a圖， 導體基底301上依序形成_ ，並於墊氮化層303上依序 之圖案化光阻層（未顯示） 3a-3f圖係本發明之溝槽式電容 ，提供一半導體基底3〇1，於半 墊氧化層302、一墊氮化層303 形成一硬罩幕層及一具有開口 以圖案化光阻層為蝕刻 ’以在硬罩幕層上形成一開 然後，以硬罩幕層為罩幕， 化層30 2及半導體基底3〇1以 請參考第3b圖，接著， 罩幕對硬罩幕層進行ϋ刻步驟 π ’並將圖案化光阻層去除。 I序蝕刻墊氮化層3 0 3、墊氧 ^成溝槽3 〇 4。 & >冓槽3 〇 4的下面部分形成溝

0548-9828twf(nl) ； 91279 ； Claire.ptd

200425417

ϋ ΐ容器，其結構包括：埋入式電極板（βρ)、順應性的電 ，了 "電層3 0 6與電極板；其中，埋入式電極板（B p)例如 疋η型擴散區3 〇 5 ;電極板例如是多晶矽層3 〇 7。

,其形成方法主要是藉由在溝槽3 0 4之側壁及底部表面 形成重度摻雜氧化物，例如：摻砷；5夕玻璃層（a s G )，並 利用:溫知：時間的退火製程，可使n+型離子擴散至溝槽3 4 下方區域，而形成一n+型擴散區305。然後，於溝槽304之 P側^壁與底部形成一電容器介電層30 6的材質例如是氧化 矽-氮化矽（oxide —nitride，簡稱〇N)的疊層結構、或是氧 =矽氮化矽-氧化矽（oxide-nitride-oxide，簡稱0N0)的 豐層結構。再於溝槽3〇4内沉積一η+型摻雜之導電層，導電 $例如是多晶矽層3 〇 7，並將多晶矽層3 〇 7回蝕刻至一預定 深度二如此一來，殘留之多晶矽層3〇7係用來為電容器之 儲存節點’而夾設於η+型擴散區3 〇 5以及多晶矽層3 〇 7之間 的電容器介電層3 0 6則是用作為電容器之節點介電層。 請參考第3c圖，以一特定角度利用含氟元素氣體對溝 ，3 0 4之開口頂部之第一側壁3 〇 “及多晶矽層3 〇 7之表面進 行離子佈植步驟，以在第一側壁3 〇 “及多晶矽層3 〇 7之表

面，成一離子佈植區。其中，特定角度例如是丨〇至8 〇度； 含氟元素氣體例如是氟氣氣體。 接著’對半導體基底3〇1進行氧化步驟，以在溝槽304 之所路出之半導體基底3〇1及多晶矽層3〇7之表面上形成氧 化層。因為溝槽3〇4之第一側壁304a及多晶矽層3〇7之表面 形成有離子佈植區的緣故，離子佈植區上所形成之氧化層

200425417

之厚度會較第二側壁304b上所形成之氧化層為厚。4 然後’將第二側壁304b上之氧化層去^ :=為第一側 壁304a及多晶矽層30 7之表面上所形成氧化層較厚，因此 在去除第一側壁304b上之氧化層後，仍會在溝槽之第 一側壁304a及多晶石夕層3〇7之表面上留下氧化層3〇8，如第 3 d圖所示。 ^月參考第3e圖’以氧化層308為罩幕，於溝槽之開 口頂部之第二側壁304b上形成一側壁半導體層3(/9，並於 第一側壁3 04a所露出之半導體基底3〇1、多晶矽層3〇7及側 壁半導體層30 9之表面上順應性形成一阻障層31〇。其中， 側壁半導體層30 9之材質與半導體基底3〇1相同，例二是？+ 磊晶矽層；阻障層3 1 〇例如是氮化矽層。 請參考第3f圖，於該半導體基底3〇1及溝槽3〇4上順應 性形成一絕緣層，並對絕緣層進行非等向性蝕刻步驟，以 在溝槽304之開口頂部之第一側壁3 〇4a及側壁半導體層3〇9 表面上分別形成一間隙壁。 接著’於半導體基底3〇1上形成一導電層，導電層會 填滿溝槽3 0 4 ;且對導電層進行回蝕刻步驟，以在溝槽3 〇 4 之開口頂部留下一既定高度之導電層312 ;並以導電層 為罩幕’將露出表面之間隙壁及阻障層3丨〇分別去除以形 成間隙壁3 11及阻障層3 1 〇 a。其中，間隙壁3 1 1即為所謂的 領型絕緣層，用以隔絕電容之下電極板及後續會形成之電 容導線’材質例如是氧化層或氮化層；導電層3丨2例如是 多晶矽層，用以作為電容導線。

0548-9828twf(nl) ； 91279 ； Claire.ptd 第12頁 200425417 五、發明說明（9) 請參考第3g圖，於溝槽3 〇4之第一側壁3〇4a所露出之 半導體基底301、側壁半導體層3〇9及多晶矽層3〇7之表面 上順應性形成一阻障層313 ;接著，於半導體基底3〇1\形 成一導電層’導電層會填滿溝槽3〇 4之頂部開口。然後，y 對導電層進行平坦化步驟，直至露出墊氮化層3〇3為'止， 以留下溝槽3 0 4之頂部開口之導電層3丨4。其中，導電層 314例如是多晶矽^，與導電層312共同形成作為溝栌； 器之多晶矽層3 0 7之電容導線。 曰 由Ϊ Ϊ ^第3h圖係第第3g圖之AA切線之切面圖 。由圖中叮以 >月邊看到’因為額外形成一側壁半 309的緣故’可在導電層314兩兩之間增加 ：層 可有效隔離電容導線，t算將電容之面積或 =月匕门 樣可避免電容導線太過接近而導致電容連結或短路^同 況’進而提高產品之良率，並可提升電容之儲存^情 „發明已以較佳實施例揭露如上， 里 限定：發明丄任何熟習此技藝者，在不脫 視後附之中請專利範圍所以乾圍當

〇548-9828twf(nl) ♦ 91279 i Claire.ptd 第13頁 200425417 圖式簡單說明 _ 弟1 A圖顯不習知D R A Μ胞之深溝槽排列的平面圖。 第1Β圖顯示習知DRAM胞之深溝槽電容器的切面示意 圖。 第2A至2E圖顯示習知領型介電層製程之切面示意圖。 第3a-3h圖係本發明之溝槽式電容的形成方法之切面 示意圖。 符號說明：

Wh、WL2〜字元線； B L〜位元線； DT〜深溝槽； BC〜位元接觸插塞； 10〜半導體基底； 1 2〜深溝槽電容器； 1 4〜n+型擴散區； 1 6〜氮化矽層； 1 8〜第一多晶矽層； 20〜領型介電層； 2 2〜第二多晶矽層； 24〜第三多晶矽層； 2 6〜淺溝隔離結構； 28〜源/汲極擴散區域； 3 0〜埋入帶外擴散區域； L〜重疊邊緣區域；

0548-9828twf(nl) ； 91279 ； Claire.ptd 第14頁 200425417 圖式簡單說明 _ 3 2〜氮化矽墊層； 34〜第一氧化石夕層； 3 6〜第二氧化矽層； 301〜半導體基底； 302〜墊氧化層； 3 0 3〜塾氮化層； 304〜溝槽； 3 0 5〜n+型擴散區； 306〜電容器介電層； 307〜多晶砍層； 3 0 8〜氧化層； 3 0 9〜側壁半導體層； 310、310a〜阻障層； 3 1 1〜間隙壁； 312〜導電層； 3 1 3〜阻障層； 314〜導電層。

0548-9828twf(nl) ； 91279 ； Claire.ptd 第15頁

Claims (1)

1. 200425417 六、申請專利範圍 提佴？ f槽式電今的形成方法，包括下列步驟： 以及一深、、塞梯導體基底，該半導體基底上形成有一深溝槽 以及-儲電容器，溝槽電容器具有-節點介電層 ，且該節點^點 储存節點填人該深溝槽至—預定深度 $、、蓋_ 1 ;1電層形成於該深溝槽與該深溝槽電容器間之 4 /木薄糟之側壁及底部； ' ，疋方向對該深溝槽頂部開口進行一離子佈植步 σ亥深溝槽頂部開口中之單一側壁該半導 及該深溝渠電容器頂部形成形成-離子佈植^ 底 成-導體基底進行氧化少驟，以在該離子佈植區形 以虡氧化層為罩幕，於該深溝槽頂部開口 該半導體基底表面之側壁形成_側壁半導體層；^之 移除該氧化層； 9 ’ 於該深溝槽開口頂部側壁形成一隔絕層；及 於該深溝槽内填入一導電層與該儲存節點接觸。 、^如申請專利範圍第1項所述之溝槽式電容的形 法’/、中該離子佈植製程係利用含氟元素氣體作為離子 源，用以促進該氧化層之成長。 法 3 ·如申請專利範圍第2項所述之溝槽式電容的形成方 ’其中該含氟元素氣體為氟氣氣體。 4·如申請專利範圍第1項所述之溝槽式電容的形成方 法，其中該側壁半導體層為磊晶矽層。 5 ·如申請專利範圍第1項所述之溝槽式電容的形成方 0548-9828twf(nl) ； 91279 ； Clairc.ptd 第16頁 200425417 六、申請專利範圍 I 法，其中該側壁半導體層之材質與該半導體基底相同。 6 ·如申請專利範圍第1項所述之溝槽式電容的形成方 法，其中該阻隔層為氧化層或氮化層。 7. 如申請專利範圍第1項所述之溝槽式電容的形成方 法，其中該導電層為多晶矽層。 8. 如申請專利範圍第1項所述之溝槽式電容的形成方 法，其中該節點介電層之材質為氮化石夕。 9. 如申請專利範圍第1項所述之溝槽式電容的形成方 法，其中該儲存節點之材質為n+型摻雜之多晶矽。 1 0. —種溝槽式電容的形成方法，包括下列步驟： 提供一半導體基底，該半導體基底上形成有一深溝槽 以及一深溝槽電容器，該深溝槽電容器具有一節點介電層 以及一儲存節點，該儲存節點填入該深溝槽至一預定深度 ，且該節點介電層形成於該深溝槽與該深溝槽電容器間之 該深溝槽之侧壁及底部，其中該半導體基底之側壁具有一 第一側壁及一第二侧壁； 以一特定方向對該深溝槽頂部開口進行一離子佈植步 驟，以在該深溝槽頂部開口中之一第一侧壁之該半導體基 底及該深溝渠電容器頂部形成形成一離子佈植區； 對該半導體基底進行氧化步驟，以在該深溝槽頂部開 口之該第一側壁、該深溝槽電容器頂部表面形成一第一氧 化層，且該第二側壁表面上形成有一第二氧化層，其中該 第一氧化層之厚度大於該第二氧化層； 去除該第二氧化層以露出該深溝槽頂部開口之該第二

   0548-9828twi'(nl) ； 91279 ； Claire.ptd 第17頁 200425417 六、申請專利範圍 側壁之該半導體基底表面； ^ 以該第_氧化層為罩幕，於該第二側壁形成一側壁半 導體層； 移除該第一氧化層，以露出該第一側壁之該半導體基 底表面； 讜深溝槽開口頂部之該第一側壁、該側壁半導體層 及4冰溝槽電容器之表面上順應性形成一第一阻障層； 於该殊溝槽開口頂部之該第一側壁及該側壁半導體層 分別形成一間隙壁； 於該深溝槽填入一第一導電層； 依序回钱刻該第一導電層及該間隙壁至一既定高度； 及 、，A /未溝槽内之该弟一側壁、該侧壁半導體層及該第 一導電層表面上順應性形成一第二阻障層，且於該深溝槽 内填入一第二導電層至與該深溝槽頂部開口等高。 11 ·如申請專利範圍第1 0項所述之溝槽式電容的形成 方法’其中該離子佈植製程係利用含氟元素氣體作為離子 源，用以促進該氧化層之成長。 12·如申請專利範圍第1 1項所述之溝槽式電容的形成 方法，其中該含氟元素氣體為氟氣氣體。 1 3 ·如申請專利範圍第1 〇項所述之溝槽式電容的形成 方法，其中該側壁半導體層為磊晶矽層。 1 4·如申請專利範圍第1 〇項所述之溝槽式電容的形成 方法，其中該側壁半導體層之材質與該半導體基底相同。

   0548-9828twf(nl) ； 91279 ； Claire.ptd 第18頁 200425417 六、申請專利範圍 1 5.如申請專利範圍第1 0項所述之溝槽式電容的形成 方法，其中該第一阻障層為氮化層。 1 6.如申請專利範圍第1 0項所述之溝槽式電容的形成 方法，其中該間隙壁為氧化層或氮化層。 1 7.如申請專利範圍第1 0項所述之溝槽式電容的形成 方法，其中該第一導電層為多晶矽層。 1 8.如申請專利範圍第1 0項所述之溝槽式電容的形成 方法，其中該第二阻障層為氮化層。 1 9.如申請專利範圍第1 0項所述之溝槽式電容的形成 方法，其中該第二導電層為多晶矽層。 2 0.如申請專利範圍第1 0項所述之溝槽式電容的形成 方法，其中該節點介電層之材質為氮化矽。 2 1.如申請專利範圍第1 0項所述之溝槽式電容的形成 方法，其中該儲存節點之材質為n+型摻雜之多晶矽。

   0548-9828twf(nl) ； 91279 ； Claire.ptd 第19頁