TW200422420A - Method of forming compressive alpha-tantalum on substrates and devices including same - Google Patents

Method of forming compressive alpha-tantalum on substrates and devices including same Download PDF

Info

Publication number
TW200422420A
TW200422420A TW92135216A TW92135216A TW200422420A TW 200422420 A TW200422420 A TW 200422420A TW 92135216 A TW92135216 A TW 92135216A TW 92135216 A TW92135216 A TW 92135216A TW 200422420 A TW200422420 A TW 200422420A
Authority
TW
Taiwan
Prior art keywords
layer
tantalum
buffer layer
button
compressed
Prior art date
Application number
TW92135216A
Other languages
English (en)
Other versions
TWI298088B (en
Inventor
Arjang Fartash
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW200422420A publication Critical patent/TW200422420A/zh
Application granted granted Critical
Publication of TWI298088B publication Critical patent/TWI298088B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12576—Boride, carbide or nitride component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611—Oxide-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12819—Group VB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

玖、發明說明： 【發明所屬之技術領域】 發明領域 本發明申請案係相關於一申請中且與本案同時於2003 年4月29日k申之名為’含壓縮α鈕層之流體噴射裝置，，的新 型專利申請案。 C先前技術】 發明背景 鈕薄膜被廣泛使用於半導體製造及微機電系統。例 如，半導體積體電路製造中，組可被利用作為介於銅與石夕 間一擴散障蔽層。钽也可被利用作為金屬氧化物場效電晶 體裝置内之閘極。在乂光光罩上坦也可被利用吸收乂光。在 熱喷頭微機電系統中如印刷頭，鈕被用為阻抗體上及其他 基材層之保護塗佈物以保護下層避免因墨泡萎陷衍生之氣 穴·現象所引起的損害。組層也保護印刷頭下層以避免與墨 水產生化學反應。 鈕之界穩定四角相，如所知之β相或”β鈕，，，一般被使 用於熱噴頭裝置製造。β鈕層堅硬且隨溫度提升變的不穩 定。超過300°C，β钽轉變為體心立方α相或稱”α鈕”。以钽 為巨觀平衡或稱钽的穩定相。對於流體喷射裝置有必要製 備穩定，可壓縮之α钽薄膜。這樣壓縮a鈕薄膜可藉對基材 抗剝落，抗衝擊及抗脫層而提高此種裝置的可使用生命期。 【聲明内容】 發明 200422420 一壓縮cx組層是藉由沉積一緩衝層於基材上及沉積一 壓縮α钽層於與壓縮α鈕層晶格相符之緩衝層上所產生。在 一些實施例中，此技術可包括沉積包含鈦、鈮、實質純鋁 或鋁銅合金的緩衝層 5 圖式簡單說明 下列圖式說明示範實施例以實行本發明。不同圖式或 實施例中相同之參考編號係代表相同元件。 第1圖根據本發明之一實施例為基材上製備壓縮oc钽層 10 技術之流程圖。 第2圖根據本發明之一實施例為壓縮α钽薄膜的橫截面 示意圖。 第3圖根據本發明之一實施例為包括壓縮oc钽之流體喷 射裝置其橫截面示意圖。 15 第4圖根據本發明之一實施例為隨鈦緩衝層成長之壓 縮α钽膜其相關X光繞射資料圖。 第5圖根據本發明之一實施例為隨鈮緩衝層成長之壓 縮α鈕膜其相關X光繞射資料圖。 第6圖根據本發明之一實施例為隨實質純鋁緩衝層成 20 長之壓縮α钽膜其相關X光繞射資料圖。 第7圖根據本發明之一實施例為隨鋁銅合金緩衝層成 長之壓縮α钽膜其相關；C光繞射資料圖。 【實施方式3 較佳實施例之詳細說明 6 本發明實施例包括在基材上製備壓縮以鈕層之技術。壓 縮α钽薄膜、流體噴射裝置、熱喷墨印刷頭及熱喷墨印表機 亦被揭露。參考編號將依圖式說明之示範實_所編棑， 且特疋a吾a將使用陳述相同示範實施例。然而可以了解本 發明之说明並非意圖限制本發明之發展。對熟知技藝者及 了解本發明之技藝者，本發明於此所展示之變化與修改以 及本發明於此展不出之原則的額外應用方式均視為屬於本 發明之範圍内。 一熱喷墨印刷頭基本包括一含導電及阻抗層於上以提 供電性質用為加熱及自印卿仙墨水之絲材。阻抗層 被用於加熱墨水直到其氣化，產生氣泡。墨水氣體擴張形 成-氣泡如墨水自印刷頭噴射出於目標物上，基本為紙， 如為一單點或一像素，之一墨滴。其中該使用之術語，，點燃，， 仔細述明墨水加熱全部過程及喷㈣水成墨滴及墨水氣泡 萎陷。 ，傳統熱喷墨印刷頭的問題包括由於墨滴點燃過程中及 之後產生之高熱機顧力，因墨水氣泡萎陷（氣六現象)所產 生之機械震盪與墨水腐蝕性所導致之故障。 p刷頭基材上之阻抗凡件(有時於此參照加#元件)基 本上以-舰層，如氮切，及/或碳切與—氣穴阻抗 \如麵’所覆蓋。氮切m且贿阻抗免於短路 =電子絕緣材料。碳切為—非晶結構之硬質半導體材 '、。峻切被制以避免墨水穿透及抵騎刷頭底層且提 供機械強度。组具請機械㈣以抵抗墨水喷射產生出之 200422420 減械應力。此外，组在以減低由墨水腐姓之高溫下具化 學鈍性。 鈕層通常由界穩定四角相之鈕，如所知之β相或”β钽”。 β钽層堅硬且隨溫度提升變的不穩定。 5 第1圖根據本發明之—實施例為基材上製備壓縮α組層 技術100之流程圖。此基材可由半導體材料所形成。此基材 可包括氮化矽層及/或碳化矽層。碳化矽層可為基材表層。 技術100可包括沉積102 一緩衝層於基材及沉積104 一壓縮 α钽層於與壓縮α钽層晶袼相符之緩衝層上。此壓縮以钽層 10 可具備介於10埃至4微米之厚度。 術語”晶格相稱”參照為當材料結晶面之晶格產生出兩 兩間近乎幾何相稱之一共有介面。對於兩晶體幾何相稱之 介面間，其這些平面的對稱性完全相近且其晶格不相稱度 彼此皆小於5%。晶格相稱亦被定義於由r κ. WiMardson 15 與 A· C· Beer 所編撰之 strained Layer Super/aWce, Semiconductors and Semimetals, Vol. 33，(Academic, New York, 1990)與由丄 A· Venables, G· Spiller 與 M· Hanbucken所編撰之Rep. Prog· Phys· 47,399 (1984)和此 引用之參考文獻裡。 20 沉積102緩衝層於基材及沉積104壓縮α鈕層可藉任何 適當物理氣相沉積技術達成。例如，且未因此而限制，濺 鍍、雷射融鍍、電子束蒸鍍與熱氣相蒸鍍技術可單獨或合 併被使用於沉積1〇2與104。沉積102與104可於基材溫度小 於300Χ達成。此外，沉積1〇2缓衝層可進一步包括基材偏 8 200422420 壓之應用。使用傳統直流錢渡程序此偏壓可自〇至-聊 伏特。 沉積102-緩衝層可包括沉積—敛層。根據本發明之一 貝例jt匕鈦層八厚度可約三單層至2〇〇〇埃。根據本發明 5之其他實施例，目前較佳厚度可至少為埃。為了原子化 平緩基材表面根據本發明之其他實施例鈦層被思考為 如一單層同薄。在—實施例中，鈦層可定向為垂直基材之 鈦晶體[_向。根據另—實施例，晶格相稱可發生於鈦層 與壓縮CX鋰層之間。 1〇 沉積1G2—緩衝層可包括沉積-銳層。鋪其厚度可約 與本發明之實施例-致的三單層至2_埃。為了原子化平 緩土材表面才艮據本發明之實施例，銳層被思考為如一單 層同薄。根據本發明之其他實施例，目前較佳厚度可至少 為2 0 Q埃。 15 其他實施例中，沉積102一緩衝層可包括沉積一實質純 鋁或鋁銅合金層。鋁銅合金層可包括含達1〇%重量的銅。 根據本發明之其他實施例，實質純鋁或鋁銅合金層其厚度 可約與本發明之實施例一致的三單層至2〇〇〇埃。為了原子 2〇化平緩基材表面，根據本發明之實施例，實質純鋁或鋁銅 〇合金層被思考為如一單層同薄。 第2圖根據本發明之實施例為壓縮α鈕薄膜堆疊體2〇〇 的榀裁面示意圖。此壓縮α鈕薄膜堆疊體2〇〇可包括一與基 材2〇2接觸之陶瓷材料204，一與陶瓷材料2〇4接觸之緩衝 層206及一與緩衝層206晶格相稱之壓縮(^鈕層2〇8。此陶莞 9 200422420 材料204可包括破化石夕。此緩衝層可包括至少為鈦、銳、實 質純鋁或鋁銅合金之一。 第3圖根據本發明之實施例為包括壓縮α鈕之流體噴射 裝置300其橫截面示意圖。此流體喷射裝置300可包含一熱 5 贺墨印刷頭或與本發明之實施例一致之熱喷墨印表機。此 流體喷射裝置300可包括一基材堆疊體301。此基材堆疊體 301可包括一阻抗元素306，一基材主體302，一非必須之 覆蓋層304，一絕緣陶瓷材料308及一陶瓷材料310。此流 體喷射裝置300可進一步包括由第二陶瓷材料31〇所形成 10之一緩衝層312，及一與緩衝層312晶格相稱之壓縮α鈕層 314 ° 此非必須之覆蓋層304可包括，例如且未因此而限制， 一熱氧化物，二氧化矽或四乙基矽酸鹽層。此緩衝層312 與第二陶瓷材料310相接觸。相同的，緩衝層312與壓縮α 15鈕層314相接觸。此絕緣陶瓷材料308可包括氮化矽。此第 二陶瓷材料310可包括碳化矽。此緩衝層312可藉由下列至 少一種物理氣相蒸鍍技術-濺鍍、雷射融鍍、電子束蒸鍍與 熱氣相条鍛技術以弟一陶竟材料310形成。此壓縮α组層 314其厚度可介於約1〇埃至4微米。根據本發明之實施例， 20此緩衝層312可由任何能迫使鈕成長為壓縮以鈕之材料所 形成，由於，如晶格相稱。在某些實施例中，此緩衝層可 進一步包括如下方樣品中所解釋之至少為鈦、鈮、實質純 鋁或鋁銅合金之一。 10 200422420 實例1 :鈦緩衝層 此實施例中，此緩衝層312可由鈦層所形成。此鈦層其 厚度可依據本發明之實施例約三單層至2〇〇〇埃。如上所 述，根據本發明之其他實施例，目前較佳厚度可至少為4〇〇 5埃。鈦的晶體結構為六方最密堆積。在本發明之一實施例 中，鈦層可定向為於基材堆疊體301上垂直基材堆疊體3〇1 之鈦晶體[100]向。在其他實施例中，鈦層可包括特定鈦晶 粒結構。 上鈕層以垂直基材且具壓縮殘餘應力之鈕[彳00]向定 10向。介於鈕/鈦介面間之晶格相稱迫使上钽層成長為體心立 方α組相。 第一表，如下，根據本發明之實施例顯示自五片含鈦 緩衝層及上壓縮〇^旦層的研究晶圓彳_5其參數。每一片晶圓 包括一含氮化矽與碳化矽鈍態層之主體矽基材。對每一片 15晶圓，鈦緩衝層一開始被濺渡沉積於接在濺渡壓縮α钽層後 之碳化矽表面上。第一表的第2-3列裡顯示钽/鈦層其厚度以 埃為單位且α鈕層應力以百萬帕為單位量測。第4_5列顯示 每一钽層之沉積參數，例如，氬氣流率以SCCM(—大氣壓 下標準氣體每分鐘流經之立方公分）且氬氣壓力以毫托耳 2〇 為單位分別量測。第6列顯示濺鍍沉積過程中以千瓦為單位 量測之電漿功率。為提高厚度控制之準確性以製備較薄鈦 層，電漿功率自3千瓦降低為1·5千瓦。鈦層以氬氣壓力2·5 毫掩耳及氬氣流率100SCCM之參數沉積。當然，可以認定 的是此技術中需熟知隨電漿功率改變，如上陳述之氬氣壓 11 200422420 力與流率在這些特殊實施例中僅僅為示範且其他範圍與設 定參數也屬於本發明範圍。 第一表 晶 圓 編 號 钽/鈦層厚 度（單位·· 埃） CX钽層應 力（單位： 百萬帕） 氮氣流率（早 位·· SCCM) 氬氣壓力 (草位：毫 拢耳） 電漿功率（單 位：千瓦） 1 3000/1 00 Λ Λ Λ Λ /Λ Λ Λ -651.4 100 5 10(Ta)/1.5(Ti) 2 3000/200 100 5 10(Ta)/1.5(Ti) 3 3000/400 ~Ι744Τδ^ 100 5 10(Ta)/3(Ti) 4 3000/600 ~~：73〇Τ' 100 5 10(Ta)/3(Ti) 5 3000/800 ~：706Τ~ 100 5 10(Ta)/3(Ti) 5 本發明之實施例包括鈦緩衝層的另一方向為組合的α 钽薄膜内部或殘餘應力。此下部基材層，如氮化矽和碳化 矽皆小於壓縮應力。由於此額外原因，此上α钽層以壓縮方 式成長避免脫層及衝擊。 10 此實施例中，第一表之ex钽膜以壓縮方式成長。沉積過 程中無偏壓提供至基材。然而，某些實施例中，提供偏壓 至基材可製備出α鈕薄膜。根據本發明之實施例，钽及鈦層 皆使用直流磁場濺鍍以沉積。然而，與本發明之其他實施 例一致之其他物理氣相沉積技術可以被使用，例如且未因 15此而限制，濺鍍、雷射融鍍、電子束蒸鍍與熱氣相蒸鍍。 鈕/鈦雙層對碳化矽鈍態層之接著強度利用Sc〇tch膠 帶方法以測試。Scotch膠帶被使用以企圖從碳化矽鈍態層 脫去钽/鈦雙層。此钽/鈦雙層無法被脫去。在一實施例中， 钽/鈦雙層與碳化矽鈍態層之間強接著性歸因於碳化矽與 20鈦介面之間碳化鈦共價鍵之生成以提供碳化矽與鈦介面之 12 200422420 間強鍵結。更進一步，壓縮α鈕上方鍍層與其鈦緩衝層間之 鍵結為金屬鍵。 第4圖根據本發明實施例之方法1〇〇為研究晶圓第2號 中隨鈦緩衝層成長之壓縮α鈕膜其相關X光繞射資料圖。第 5四圖中，χ軸為以角度量測之繞射角且y軸為以獨立單位量 測之強度。此壓縮α钽沉積於200埃厚之鈦層上。此波峰對 應於[100]向之α鈕。此插入圖顯示出用以指示β钽(〇〇2)&α 组(200)反射其預期波峰位置之垂直線。這些預期反射皆不 存在，代表一良好向之钽(110)成長於研究晶圓第2號上。 10由於钽(110)與及其鈦(1〇〇)緩衝層相疊合，鈦反射波峰被隱 蔽且，因此並未出現於第四圖中。此外第四圖中X光掃描之 繞射線數目顯露出[100]向單相上CX組層，繞射波峰内微小 非對稱可以歸因於一未反應[001】特定鈦緩衝層。 第二表，如下，顯示如第一表中研究晶圓1_5其乂光繞 15射資料。第2-6列顯示钽/鈦層厚度以埃為單位，钽相，以钽 晶格距離以埃為單位，鈕晶粒尺寸以埃為單位及於半峰高 全峰見下其以角度為單位之α鈕擺動曲線。擺動曲線之寬度 提供以角度為單位之oc钽圓柱晶粒方位分布。組晶粒尺寸與 擺動曲線表示200、400及600埃之鈦緩衝層提供所需之較 20大组晶粒尺寸，如趨近130埃且較窄晶粒方位分布。 弟二表 晶 圓 編 號 钽/鈦層 厚度(單 位：埃） 鈕相 α组晶格距離 (單位：埃） 鈕晶粒尺 寸（單位： 埃） α組擺動曲線 (單位： FWHM。） 1 3000/100 α 3.340±〇.〇〇1 〜100 5.4 13 200422420 2 3000/200 r\ f\ r\ Γ\ ! Λ Γ\Γ\ α 3.343±0.〇〇1 〜130 3.8 3 A 3000/400 ΟΛΑΑ I£^Γ\Γ\ α 3·343±〇·〇〇1 〜130 3.9 4 3000/bUU ΟΑΟΛ / ΟΛΑ α 3.341±〇.〇〇1 〜130 Γ 3.8 5 3000/800 α 3·340±〇·〇〇ΐ 〜120 實例2 :銳緩衝層 此實施例中，此緩衝層312可由鈮層所形成。此鈮層其 厚度可依據本發明之實施例約三單層至2〇〇〇埃。如上所 5述，根據本發明之其他實施例，目前較佳厚度可至少為2〇〇 埃。銳與鈕在週期表晨為同列元素之成員且具相似之物理 特性。鈮之晶體結構為體心立方，與α鈕相同。由於以钽與 鈮其晶格距離幾乎相同，分別為3·3〇26埃與3 3〇〇7埃，上 組層_)幾乎完全晶格相稱於銳（彻)平面。然而不像組， 10鈮並不成長為β相結構。不管有無不純氣體存在於基材上或 基材材料種類，鈮永遠都成長為α相結構。因為此特性，若 一鈮薄層首先沉積於基材堆疊體301，上钽層會被迫使成長 為α钽相因為鈕/銳介面的晶格相稱。 第三表，如下，根據本發明之實施例顯示自六片含鈮 15緩衝層及上壓縮以鈕層的研究晶圓6-11其參數。每一片晶圓 包括含氮化石夕與碳化石夕鈍態層之主體石夕基材。對每一片 晶圓，鈮緩衝層一開始被濺渡沉積於接在濺渡壓縮以鈕層後 之碳化矽表面上。研究晶圓中鈮層其厚度介於25至8〇〇埃。 第二表的第2-3列裡顯示鈕/鈮層其厚度以埃為單位且(^旦 20層應力以百萬帕為單位量測。第4_5列顯示钽層之沉積參 數，例如，氬氣流率以SCCM且氬氣壓力以毫拢耳為單位 分別里測。第6列分別顯示濺鍍沉積鈕及鈮層的過程中以千 14 200422420 瓦為單位量測之電漿功率。根據本發明之另一實施例，較 薄铌層之製備可藉由降低電漿功率至〇·5千瓦以獲得，因此 k供厚度控制之優良準確性。根據本發明之一實施例，鈮 層以氬氣壓力2.5毫拢耳及氬氣流率1 〇〇SCCM之參數沉 5積。當然，可以認定的是此技術中需熟知隨電漿功率改變， 如上陳述之氬氣壓力與流率在這些特殊實施例中僅僅為示 範且其他範圍與設定參數也屬於本發明範圍。
第三表 晶 圓 編 號 鈦/鈮層厚度 (單位：埃） CX钽層應力 (單位··百萬 帕） 氬氣流率 (單位： SCCM) 氬氣壓 力（單 位：毫拕 耳） 電漿功率（單 位：千瓦） 6 3000/25 -1529.9 100 5 10(Ta)/1(Nb) 7 3000/50 -1477.5 100 5 10(Ta)/1(Nb) 8 3000/100 -1477.9 100 5 10(Ta)/1(Nb) 9 3000/200 -1404.5 100 5 10(Ta)/1(Nb) 10 3000/400 -1267.8 100 5 10(Ta)/1(Nb) 11 3000/800 -1024.8 100 5 10(Ta)/1(Nb) 10
本發明之實施例包括鈮緩衝層的另一方向為組合的α 钽薄膜内部或殘餘應力。第三表内應力資料顯示出α钽薄膜 在壓縮應力下成長。此外α鈕應力隨鈮緩衝層厚度而改變。 沉積過程中無偏壓提供至基材。根據本發明之其他實施 15 例，提供偏壓至基材會導致《钽薄膜更可壓縮。根據本發明 實施例，钽及妮層皆使用直流磁場濺艘以沉積。然而，與 本發明之其他實施例一致之其他物理氣相沉積技術可以被 使用，例如且未因此而限制，濺鍍、雷射融鍍、電子束蒸 锻與熱氣相蒸鐘。 15 200422420 钽/鈮雙層對碳化矽鈍態層之接著強度利用Scotch膠 帶方法以測試。Scotch膠帶被使用以企圖從碳化矽鈍態層 脫去钽/鈮雙層。此鈕/鈮雙層無法被脫去。在一實施例中， 強接著性歸因於銳與鈥介面之間金屬鍵。在其他實施例 5 中，鈮與矽合金化，形成碳化矽/鈮介面間鈮化矽之共價鍵 而可確定這些介面的強鍵結。參考例子，M_ Zhang ei a/, 77?，>?5〇//〇//:7紙\/〇丨.289，11〇.1-2，口9.18〇-183與3_卟 Song, et al., Journal of Applied Physics, Vol. 66, no. 11, pp.5560-5566. 10 第5圖根據本發明實施例之方法100為隨銳緩衝層成長 於研究晶圓第6號上之壓縮α組膜其相關乂光繞射資料圖。 第五圖中，X軸為以角度量測之繞射角且y軸為以獨立單位 量測之強度。此壓縮CX鈕沉積於25埃厚之鈮層上。此波峰對 應於[100】向之α鈕。此插入圖顯示出用以指示β钽(〇〇2)反 15射其預期波峰位置之垂直線。此外，主要圖形顯示一箭頭 標示α鈕(200)反射其預期波峰位置。這些預期反射皆不存 在，代表一良好向之鈕(110)成長於研究晶圓第6號上。第 五圖中，因為oc钽(110)與及其鈮（100)緩衝層相疊合，預期 鈮反射波峰被隱蔽。 2〇 第四表，如下，顯示如第一表中研究晶圓6-11其乂光繞 射資料。第2-6列顯示以埃為單位之鈕/鈮層厚度，鈕相，以 埃為單位之α鈕晶格距離，以埃為單位之叙晶粒尺寸及於半 峰南全峰寬下其以角度為單位之α鈕擺動曲線。第四表内鈕 晶粒尺寸與擺動曲線表示8〇〇埃之鈮緩衝層提供研究晶圓 16 200422420 6-10中因較小内應力致較窄晶粒方位分布而產生較大組晶 粒尺寸’見第三表。 第四表 晶 圓 編 號 钽/鈦層厚 度（單位： 埃） 組相 α钽晶格距離 (單位：埃） 组晶粒尺寸 (單位：埃） α組擺動曲 線（單位： FWHM。） 6 3000/25 α 3.337±〇.〇〇1 〜160 4.3±0.2 7 3000/50 α 3·336±0·001 〜160 4·4±0·2 8 3000/100 α 3.336±0.001 〜170 4.3±0.2 9 3000/200 α 3.335±0_001 〜175 4·3±0·2 10 3000/400 α 3.335±0.001 —〜180 4·3±0·2 11 3000/800 α 3.334±〇.〇〇1 〜190 4·0±0_2 5 實例3 :實質純鋁緩衝層 此實施例中，此緩衝層312可由實質純鋁層所形成。此 緩衝層可與銅共合金，如下列第四樣品所示。鋁的晶體結 構為面心立方且晶格相稱介於鋁（11 η面與鈕（1〇⑺面。因為 10此特性，若一實質純鋁薄層首先沉積於基材堆疊體301，上 組層會被迫使成長為α组相因為鈕/實質純鋁介面的晶格相 稱。 第五表，如下，根據本發明之實施例顯示自五片含實 質純無緩衝層及上壓縮α钽層的研究晶圓12_16其參數。每 15 一片研究晶圓12-16包括一含氮化矽與碳化矽鈍態層之主 體矽基材。對每一片晶圓，實質純鋁緩衝層一開始被濺渡 >儿積於接在錢渡壓縮α組層後之碳化矽表面上。研究晶圓 12-16中實質純鋁層其厚度介於1〇〇至8〇〇埃。第五表的第 2-3列裡顯示钽/鋁層其厚度以埃為單位且以钽層應力以百 17 200422420 萬帕為單位量測。第4-5列顯示组層之沉積參數，例如，氬 氣流率以SCCM且鼠氣壓力以愛托耳為單位分別量測。第6 列分別顯示藏鑛沉積組及實質純鋁層的過程中以千瓦為單 位量測之電漿功率。根據本發明之實施例，實質純銘層以 5氬氣壓力2_5毫拢耳及氬氣流率50SCCM之參數沉積。當 然，可以認定的是此技術中需熟知隨電聚功率改變，如上 陳述之氬氣壓力與流率在這些特殊實施例中僅僅為示範且 其他範圍與設定參數也屬於本發明範圍。 10 第五表 晶 圓 編 號 鈦/鈮層厚 度（單位： 埃） α鈕層應力 (單位：百萬 帕） 氬氣流率 (單位： SCCM) 氬氣壓力 (單位：毫 托耳） 電漿功率（單 位：千瓦） 12 3000/100 -1022.4 50 5 5(Ta)/5(AI) 13 3000/200 -1020.2 50 5 5(Ta)/5(AI) 14 3000/400 -1005.5 50 5 5(Ta)/5(AI) 15 3000/600 -906.5 50 5 5(Ta /5(AI) 16 3000/800 -908.0 50 5 5(Ta)/5(AI) 本發明之實施例包括實質純鋁缓衝層的另一方向為組 合的OC鈕薄膜内部或殘餘應力。第五表内應力資料顯示出α 鈕薄膜在壓縮應力下成長。壓縮應力下以鈕成長於實質純鋁 15緩衝層可歸因於實質純鋁緩衝層。由於鈕/實質純鋁介面之 晶格相稱，上CC组層可在壓縮應力下迫使成長。此外，_ 應力隨實質純紹緩衝層厚度而改變。沉積過程中無偏壓提 供至基材。根據本發明之其他實施例，提供偏壓至基材會 ‘致以组薄膜更可壓縮。根據本發明實施例，鈕及實質純銘 20層皆使用直流磁場濺錢以沉積。然而，與本發明之其他實 18 200422420 施例一致之其他物理氣相沉積技術可以被使用。 组/銘雙層對碳化矽鈍態層之接著強度利用s c 〇 t c h膠 帶方法以測試。Scotch膠帶被使用以企圖從碳化矽鈍態層 脫去鈕/鋁雙層。此鈕/鋁雙層無法被脫去。在一實施例中， 5鈕/鋁雙層與碳化矽鈍態層之間強接著性歸因於钽與鋁介 面之間金屬鍵，且碳化石夕/銘介面間強健結的生成，確定這 些介面的強接著性。 第6圖根據本發明實施例之方法彳〇〇為隨實質純鋁緩衝 層成長於研究晶圓第14號上之壓縮以鈕膜其相關χ光繞射 1〇資料圖。第六圖中，χ軸為以角度量測之繞射角且y軸為以 獨立單位量測之強度。此壓縮〇1鈕沉積於4〇〇埃厚之實質純 鋁層上。此波峰對應於[1〇〇】向之以钽。此插入圖顯示出用 以指示β钽(002)反射其預期波峰位置之垂直線。此外，主 要圖形顯示一箭頭標示α鈕(200)反射其預期波峰位置。這 15些預期反射皆不存在或微小，代表一良好向之鈕(110)成長 於研究晶圓第18號上。因為α鈕(110)與及其鋁（111)緩衝層 相疊合，預期鋁反射波峰被隱蔽。 第六表，如下，顯示如第一表中研究晶圓12_16其乂光 繞射資料。第2_6列顯示以埃為單位之鈕/實質純鋁層厚度， 2〇鈕相，以埃為單位之01鈕晶格距離，以埃為單位之钽晶粒尺 寸及於半峰南全峰寬下其以角度為單位之以組擺動曲線。第 六表内鈕晶粒尺寸與擺動曲線表示800埃之實質純鋁緩衝 層提供其他研究晶圓中因較小内應力致較窄晶粒方位分 布，如第五表。 19 200422420 第六表 晶 圓 編 號 钽/鈦層厚度 (單位：埃） 鈕相 α鈕晶格距離 (單位：埃） 紐晶粒尺寸 (單位：埃） α鈕擺動曲 線（單位·· FWHM0) 12 3000/100 α 3.329±0.001 〜115 20±1 13 3000/200 α 3.330±0.001 ~110 16±1 14 3000/400 α 3.330±0.001 〜105 Τ3Ϊ1 15 3000/600 α 3.331±0.001 〜105 12±0.5 16 3000/800 α 3·330±0·001 〜100 9.5±0.5 實例4 :銘-銅合金緩衝層 此實施例中，此緩衝層312可由鋁-銅層所形成。此紹_ 5 銅緩衝層可包含接近重量比10%之銅且平衡於實質純銘。 銘-銅合金比實質純鋁常被使用於積體電路工業由於鋁-銅 較不易受電子遷移影響而故障。此外，用於濺鍍之實質純 銘乾比銘-銅乾貴且無法馬上可用。如上註解，|g的晶體結 構為面心立方且晶格相稱介於鋁（111)面與鈕（100)面。因為 10 此特性，若一鋁-銅薄層首先沉積於基材堆疊體301，上组 層會被迫使成長為α钽相因為钽/鋁-銅介面的晶格相稱。此 外，銅的晶體結構為面心立方且鋁晶格中銅不純原子會佔 據並置換銘原子於面心立方位置。 第七表，如下，根據本發明實施例之方法1〇〇，顯示自 15 六片含鋁-銅緩衝層及上壓縮α鈕層的研究晶圓17-22其表 數。用於研究晶圓17-22之鋁-銅靶比例接近重量比5〇/〇之鋼 且平衡於實質純鋁。每一片研究晶圓17_22包括一含氮化石夕 與碳化矽鈍態層之主體矽基材。對每一片晶圓，鋁_鋼緩衝 層一開始被濺渡沉積於接在濺渡壓縮α鈕層後之碳化石夕表 面上。根據本發明實施例，研究晶圓17-22中鋁-銅層其厚 20 20 200422420 度介於100至800埃。第七表的第2-3列裡顯示钽/鋁-銅層其 厚度以埃為早位且cx紐層應力以百萬帕為早位ΐ測。第4-5 列顯示钽層之沉積參數，例如，氬氣流率以SCCM且氬氣 壓力以毫托耳為單位分別量測。第6列分別顯示濺鍍沉積钽 5 及铭-銅層的過程中以千瓦為單位量測之電漿功率。根據本 發明之實施例，鋁-銅層以氬氣壓力2_5毫拢耳及氬氣流率 100SCCM之參數沉積。當然，可以認定的是此技術中需熟 知隨電漿功率改變，如上陳述之氬氣壓力與流率在這些特 殊實施例中僅僅為示範且其他範圍與設定參數也屬於本發 !〇 明範圍。 第七表 晶 圓 編 號 欽/紹-鋼層 厚度（單位： 埃） α組層 應力（單 位：百 萬帕） 氬氣流 率（單 位 ： SCCM) 氬氣壓 力（單 位：毫拢 耳） 電漿功率（單位： 千瓦） 17 3000/100 •450.1 100 5 1〇(Ta)/1(ATciJ)—' 18 3000/200 -614.2 100 5 1〇(Τ8)/1(ΑΓϋϊΓί~~~ 19 3000/400 -666.5 100 5 ^〇(Ta)/1(ATci?i 20 3000/600 -556.8 100 5 ^〇(Ta)/1(ATciri^ 21 3000/800 -507.6 100 5 l〇(Ta)/1(7J^r~ 本發明之實施例包括鋁-銅緩衝層的另一方向為組合 的CC鈕薄膜内部或殘餘應力。第七表内應力資料顯示出α钽 15 薄膜在壓縮應力下成長。壓縮應力下α鈕成長於鋁-鋼緩衝 層可歸因於鋁-銅缓衝層。由於钽/鋁-銅介面之晶格相稱， 上α鈕層可在壓縮應力下迫使成長。沉積過程中無偏壓提供 至基材。根據本發明之其他實施例，提供偏壓至基材會導 致ot纽薄膜更可壓縮。根據本發明實施例，钽及銘·鋼層皆 2〇 使用直流磁場濺鍍以沉積。然而，與本發明之其他實施例 21 200422420 一致之其他物理氣相沉積技術可以被使用。 組/鋁-銅雙層對碳化矽鈍態層之接著強度利用Scotch 膠帶方法以測試。Scotch膠帶被使用以企圖從碳化矽鈍態 層脫去鈕/鋁-銅雙層。此鈕/鋁_銅雙層無法被脫去。在/實 5施例中，钽/鋁-銅雙層與碳化矽鈍態層之間強接著性歸因於 鈕與銘介面之間金屬鍵及穿越碳化石夕/|呂_銅介面間，確定這 些介面的強接著性。 第7圖根據本發明實施例之方法100為隨銘_銅緩衝層 成長於研究晶圓第18號上之壓縮〇^鈕膜其相關乂光繞射資 10料圖。第七圖中，X軸為以角度量測之繞射角且y軸為以獨 立單位量測之強度。此壓縮α鈕沉積於200埃厚之鋁-銅合金 上。主要圖形内之波峰對應於[1〇〇】向之α鈕。此插入圖顯 不出用以指示鋁（200)反射其預期波峰位置之垂直線。此 外，主要圖形顯示一箭頭標示α鈕(200)反射其預期波峰位 置這些預期反射皆不存在或微小，代表一良好向之組(11〇) 成長於研究晶圓第18號上。因為α组(11〇)與及其鋁（彳11)緩 衝層相疊合，預期鋁(111)反射波峰被隱蔽。 第八表’如下，顯示如第七表中研究晶圓17-22其X光 繞射資料。第2_6列顯示以埃為單位之鈕/鋁·銅層厚度，钽 2〇相，以埃為單位之《钽晶格距離，以埃為單位之鈕晶粒尺寸 及於半峰高全峰寬下其以角度為單位之α鈕擺動曲線。如第 八表所顯示，晶圓17-22内鈕薄膜陳列出擴散或寬廣的分佈 晶粒。 第八表 _^組i格距離丨组晶粒尺ϋ组擺動曲i 22 200422420 編號 厚度（單 位：埃） (單位：埃） (單位··埃） (單位 ： FWHM°) 17 3000/100 α&β 3·321±0.001 〜105 〇〇 18 3000/200 α 3.324±0.001 〜110 〇〇 19 3000/300 α 3·324±0.001 〜115 〇〇 20 3000/400 α 3.323±0.001 〜115 〇〇 21 3000/600 α 3.323±0.001 〜110 〇〇 22 3000/800 α 3_323±0·001 〜100 〇〇 可以了解的是以上參考用之結果及案例為本發明實施 例的原理其應用說明。多數改良及其他結果可不需背離本 發明實施例範圍與精神而被發明。當發明實施例被以圖顯 示及如上陳述以連結本發明之示範實施例，針對技術中普 5 通技能的多數改良顯而易見的，如前所揭露，可不需背離 本發明原理及概念與精神而被改良。 L圖式簡單說明3 第1圖根據本發明之一實施例為基材上製備壓縮α钽層 10 技術之流程圖。 第2圖根據本發明之一實施例為壓縮α鈕薄膜的橫截面 示意圖。 第3圖根據本發明之一實施例為包括壓縮α鈕之流體噴 射裝置其橫截面示意圖。 15 第4圖根據本發明之一實施例為隨鈦緩衝層成長之壓 縮α钽膜其相關X光繞射資料圖。 第5圖根據本發明之一實施例為隨銳緩衝層成長之壓 縮α钽膜其相關X光繞射資料圖。 第6圖根據本發明之一實施例為隨實質純鋁緩衝層成 長之壓縮α鈕膜其相關X光繞射資料圖。 23 20 200422420 第7圖根據本發明之一實施例為隨鋁銅合金緩衝層成 長之壓縮α钽膜其相關X光繞射資料圖。 【圖式之主要元件代表符號表】 100 方法 301 基材堆疊體 102 步驟 302 基材主體 104 步驟 304 覆蓋層 200 壓縮CX钽薄膜堆疊體 306 阻抗元素 202 基材 308 絕緣陶瓷材料 204 陶瓷材料 310 陶瓷材料 206 緩衝層 312 緩衝層 208 壓縮OC组層 314 壓縮α钽層 300 流體噴射裝置 24

Claims (1)

  1. 200422420 拾、申請專利範圍： 1. 一種於基材上形成一壓縮α鈕層的方法，其包含： 沉積一緩衝層於基材上；以及 沉積一壓縮α钽層在與壓縮α钽層晶格相稱之緩衝層 5 上。 2. 如申請專利範圍第1項之方法，其中沉積一緩衝層包含 沉積一鈦層。 3_如申請專利範圍第1項之方法，其中沉積一緩衝層包含 沉積一鈮層。 10 4·如申請專利範圍第1項之方法，其中沉積一緩衝層包含 沉積一實質純鋁層。 5.如申請專利範圍第1項之方法，其中沉積一緩衝層包含 沉積一 IS-銅層。 6- —種壓縮α钽薄膜堆疊體，其包含： 15 一基材； 一陶瓷材料，其與該基材相接觸；以及 一緩衝層，其與該陶瓷材料相接觸； 一壓縮α钽層，其與晶格相稱之緩衝層相接觸。 7. 如申請專利範圍第6項之壓縮cx钽薄膜堆疊體，其中該緩 20 衝層包括鈦、錕、實質純銘及銘-銅合金中之至少一者。 8. —種壓縮oc钽薄膜堆疊體，其包含： 一基材； 一陶兗材料，其與該基材相接觸；以及 一經由晶格相稱以迫使钽成長為壓縮α钽層之手段，其 25 200422420 中該OC組層成長於該陶甍材料上。 9. 如申請專利範圍第8項之壓縮α钽薄膜堆疊體，其中該迫 使手段包括沉積一緩衝層於陶瓷材料上。 10. 如申請專利範圍第8項之壓縮α钽薄膜堆疊體(200)，其 5 中該緩衝層為鈦、鈮、實質純鋁及鋁-銅合金中之一者。
    26
TW92135216A 2003-04-30 2003-12-12 Method of forming compressive alpha-tantalum on substrates and devices including same TWI298088B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/426,564 US6955835B2 (en) 2003-04-30 2003-04-30 Method for forming compressive alpha-tantalum on substrates and devices including the same

Publications (2)

Publication Number Publication Date
TW200422420A true TW200422420A (en) 2004-11-01
TWI298088B TWI298088B (en) 2008-06-21

Family

ID=33434799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92135216A TWI298088B (en) 2003-04-30 2003-12-12 Method of forming compressive alpha-tantalum on substrates and devices including same

Country Status (3)

Country Link
US (2) US6955835B2 (zh)
TW (1) TWI298088B (zh)
WO (1) WO2004099461A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955835B2 (en) * 2003-04-30 2005-10-18 Hewlett-Packard Development Company, L.P. Method for forming compressive alpha-tantalum on substrates and devices including the same
WO2005095263A2 (en) * 2004-03-24 2005-10-13 H. C. Starck Inc. Methods of forming alpha and beta tantalum films with controlled and new microstructures
US7445810B2 (en) * 2004-04-15 2008-11-04 Hewlett-Packard Development Company, L.P. Method of making a tantalum layer and apparatus using a tantalum layer
JP4290211B2 (ja) 2006-08-11 2009-07-01 キヤノン株式会社 結晶性金属膜
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US8039394B2 (en) * 2009-06-26 2011-10-18 Seagate Technology Llc Methods of forming layers of alpha-tantalum
US20220393091A1 (en) * 2019-11-11 2022-12-08 The Trustees Of Princeton University Superconducting qubits based on tantalum
JP2023031707A (ja) * 2021-08-25 2023-03-09 キオクシア株式会社 半導体装置およびその製造方法
CN120138567A (zh) * 2023-12-12 2025-06-13 腾讯科技（深圳）有限公司 钽膜生长方法、装置、存储介质及设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2215151C3 (de) * 1972-03-28 1979-05-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von dünnen Schichten aus Tantal
US4719477A (en) * 1986-01-17 1988-01-12 Hewlett-Packard Company Integrated thermal ink jet printhead and method of manufacture
US5221449A (en) * 1990-10-26 1993-06-22 International Business Machines Corporation Method of making Alpha-Ta thin films
US5317346A (en) * 1992-03-04 1994-05-31 Hewlett-Packard Company Compound ink feed slot
JP2905032B2 (ja) * 1992-05-12 1999-06-14 シャープ株式会社 金属配線の製造方法
US6162589A (en) * 1998-03-02 2000-12-19 Hewlett-Packard Company Direct imaging polymer fluid jet orifice
US6209991B1 (en) * 1997-03-04 2001-04-03 Hewlett-Packard Company Transition metal carbide films for applications in ink jet printheads
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
US6286939B1 (en) * 1997-09-26 2001-09-11 Hewlett-Packard Company Method of treating a metal surface to increase polymer adhesion
TW520551B (en) * 1998-09-24 2003-02-11 Applied Materials Inc Method for fabricating ultra-low resistivity tantalum films
US6395148B1 (en) * 1998-11-06 2002-05-28 Lexmark International, Inc. Method for producing desired tantalum phase
US6451181B1 (en) * 1999-03-02 2002-09-17 Motorola, Inc. Method of forming a semiconductor device barrier layer
JP3376969B2 (ja) * 1999-09-02 2003-02-17 株式会社村田製作所 弾性表面波装置及びその製造方法
JP2001216612A (ja) * 2000-01-31 2001-08-10 Alps Electric Co Ltd スピンバルブ型薄膜磁気素子およびこのスピンバルブ型薄膜磁気素子を備えた薄膜磁気ヘッド
JP3720689B2 (ja) * 2000-07-31 2005-11-30 キヤノン株式会社 インクジェットヘッド用基体、インクジェットヘッド、インクジェットヘッドの製造方法、インクジェットヘッドの使用方法およびインクジェット記録装置
US6387719B1 (en) * 2001-02-28 2002-05-14 Lexmark International, Inc. Method for improving adhesion
US6893116B2 (en) 2003-04-29 2005-05-17 Hewlett-Packard Development Company, L.P. Fluid ejection device with compressive alpha-tantalum layer
US6955835B2 (en) 2003-04-30 2005-10-18 Hewlett-Packard Development Company, L.P. Method for forming compressive alpha-tantalum on substrates and devices including the same

Also Published As

Publication number Publication date
TWI298088B (en) 2008-06-21
WO2004099461A2 (en) 2004-11-18
US20050250313A1 (en) 2005-11-10
US7081306B2 (en) 2006-07-25
US20050170105A1 (en) 2005-08-04
US6955835B2 (en) 2005-10-18
WO2004099461A3 (en) 2005-05-06

Similar Documents

Publication Publication Date Title
Voigtländer et al. Epitaxial growth of Fe on Au (111): a scanning tunneling microscopy investigation
US20060131680A1 (en) Piezoelectric element and method for manufacturing
TW200422420A (en) Method of forming compressive alpha-tantalum on substrates and devices including same
KR20120080612A (ko) 입방정계 지르코니아 층의 제조방법
US20040004237A1 (en) Method for producing crystallographically textured electrodes for textured PZT capacitors
EP3637486B1 (en) Laminated substrate with potassium sodium niobate piezoelectric film and manufacturing method thereof
CN1831190A (zh) 一种防止高密度等离子体化学气相沉积对金属损伤的方法
JP2825521B2 (ja) 強く負荷される基材のための硬物質保護層およびその製法
JP2003525149A (ja) 所望のタンタル相を形成する方法
Esteves et al. CMOS compatible metal stacks for suppression of secondary grains in Sc0. 125Al0. 875N
US6853535B2 (en) Method for producing crystallographically textured electrodes for textured PZT capacitors
KR102821653B1 (ko) 세라믹 표적으로부터 증착된 입방정계 Al-풍부 AlTiN 코팅
JP6356029B2 (ja) メタルハードマスクおよびその製造方法
Mishin et al. Sputtered AlN thin films on Si and electrodes for MEMS resonators: relationship between surface quality microstructure and film properties
TWI270410B (en) Fluid ejection device with compressive alpha-tantalum layer
WO2023223815A1 (ja) 圧電積層体、圧電素子、および圧電積層体の製造方法
JP7187038B2 (ja) 高温安定性組成変調ハードコート被膜
Wallin et al. Low-temperature α-alumina thin film growth: Ab initio studies of Al adatom surface migration
Palmquist et al. Deposition of epitaxial ternary transition metal carbide films
Jung et al. Effect of ion-beam assisted deposition on resistivity and crystallographic structure of Cr/Cu
JPH05171417A (ja) タンタル金属薄膜の製造方法
TW200422195A (en) Method of forming mixed-phase compressive tantalum thin films using nitrogen residual gas, thin films and fluid ejection devices including same
Maillé et al. A nanometer scale surface morphology study of W thin films
Kim et al. Variation of the preferred orientation with thickness in barium titanate thin films prepared by pulsed laser deposition
Schmidt et al. 27.2: Invited Paper: Towards High Performance Gate Electrodes: Resistance Reduction in Molybdenum Films by Seed Layer Application

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees