TW200421086A - Low-power cache and method for operating same - Google Patents

Description

200421086 五、發明說明（1) 一、 【發明所屬之技術領域】 本發明係有關於一種快取記憶體；特別是有關於一種 低功率快取記憶體及一種快取記憶體的操控方法。 二、 【先前技術】 電腦系統（或其他以處理器為主的系統）創新的驅動力 之一’來自於對更快速且更強大的資料處理能力之需求。 長久以來，影響電腦速度的主要瓶頸之一在於從記憶體中 存取資料的速度，即所謂的記憶體存取時間（mem〇ry access time)。微處理器由於擁有相對較快速的處理器週鬱 期時間（p r 〇 c e s s 〇 r c y c 1 e t i m e )，故經常於記憶體存取 時’因需利用等待狀態（w a i t s t a t e )以克服其相對較慢的 圯憶體存取時間而造成延遲。因此，改進記憶體存取時間 已成為增進電腦效能的主要研究領域之一。 為彌補快速處理器週期時間與低速記憶體存取時間的 差距、疋產生了快取記憶體。快取記憶體為一非常快速 且相田Φ貝的小容量零等待狀態（z e r 〇 wa丨t s t a t e )記憶 ，，係用以儲存經常由主記憶體中存取的資料及程式碼之 ，本。處理器能夠藉由操作此種非常快速的記憶體，減少籲 2 2 ΐ Ϊ存取時必需增加的等待狀態次數。當處理器從記 ^ 哥找資料並且該資料存在於快取記憶體中，則稱一 =，f取項取命中（read hit)，並且由此記憶體存取的資 广此由快取記憶體提供給處理器而不出現等待狀態。若該 200421086 五、發明說明（2) 資料不存在於快取記憶體中，則稱快速存取讀取誤失 (read miss)。在快速存取讀取誤失時’ 6己隐體進而向糸 統找尋資料，且該資料可由主記憶體中取得’就如同快取 記憶體不存在時所做的動作一般。在快速存取讀取誤失 時，由主記憶體取得的資料將提供給處理器，並由於此資 料在統計上有可能再一次被處理器利用到，所以此資料亦 同時存入快取記憶體中。 一有效率的快 (hit rate)，其定 憶體存取命中的百 命中率時，則大部 較高的快取記憶體 憶體存取誤失之等 中存取所平均，導 然處理器中的快取 體也為人所知及應 被用來做為一系統 衝及快速存取。 取記憶體 義為發生 分比。當 分的記憶 存取命中 待狀態被 致每次存 記憶體最 用，例如 匯流排及 導致一較南的存取"命中率π 在所有的記憶體存取時快取記 一快取記憶體具有較高的存取 存取以零等待狀態來完成。一 率的淨效應為：較少發生的記 大量具零等待狀態的記憶體命 取平均近乎為零等待狀態。雖 廣為所知，但其他的快取記憶 •輸入/輸出（I /O)快取記憶體 輪入/輸出匯流排間資料的緩 不管其為一處理器椒 體、或為它種快取記憶體， u體、輸入/輸出快取記 點在於其組織及管理方式。决取5己憶體中效能考量的 射式記憶體結構、一隼入M :取記憶體基本上以一直接 不。關連式（十 、t associative)記1

第6頁 200421086 五、發明說明（3) 構 體結構、或一完全關連式（full-associative )記憶體名士 來組成。 ° 一直接映射式快取記憶體提供最簡單且最快速之快 記憶體，但卻因每一筆資料只能佔據一特定位置，而嚴 限制其快取記憶體位置數目。當兩筆或多筆經常使用=二 料在一直接映射式快取記憶體中映射至相同位置，並且= 些資料被一程式以迴圈方式循環地使用，則發生快取記= 體振盪（cache thrashing)。以快取記憶體的術語來說/ ，盪（thrash ing)發生於當快取記憶體花費過多的時間在 父換包含所參考到資料項之快取記憶體線（cache Unes)，以回應中央處理器所對記憶體參照的要求。特別 $，當每一筆資料被參考到時，它取代前者並造成一相當 忪的主記憶體存取。快取記憶體振盪由於迫使過多的主記 憶體存取而嚴重地減低程式執行速度。 一集合關聯式記憶體結構利用一位址中的一部分來存 =—資料區塊集合。該位址的其它一部分則被用^比較這 資料區塊集合中每一區塊的標籤（tag)。假如在此資料區 塊集合中，其中之一區塊的標籤與該位址部分吻合、，則吻 合的區塊資料將被用做後續的資料處理。與集合^聯式結 j不同，在-完全關聯式記憶體結構中’其“结;聋等 ^具有-大量區塊的單—集合，且資料能被寫人及讀出 該早一集合中之任何區塊。

mm 200421086 五、發明說明（4) 在此三種快取記憶體結構中，直接映射式快取記憶體 結構是最易於實作，並被認為是最快速的存取方式。然 而，集合關聯式快取記憶體是較複雜，因此實作上也較為 昂貴。當快取記憶體的容量增加，其結構亦變得愈加複雜 且昂貴，尤其是完全關聯式快取記憶體。另外，集合關聯 式快取記憶體之命中率僅略少於完全關聯式快取記憶體； 因此’具較低複雜性及較快存取速度的集合關聯式快取記 憶體（相對於完全關聯式快取記憶體而言），特別在快取記 憶體容量增加後，成為另一種更理想的選擇方式。 如上述 )集合關聯 部具有複數 可隨著系統 了較快速的 (此處1仟為 一具有單一 儘管詳細的 取區塊1 2、 的，因此並 區~桿 中，每個快 資料線儲存 way 之介紹，第一圖所示為一習知的1 6路（1 ” 式快取記憶體的方塊圖。在快取記憶體1 0内 個快取區塊1 2、1 4、1 6及1 8。快取區塊的數目 之不同而改變，但區塊數目之安排基本上是為 操作及較低的複雜性。因此，一具有四個4仟 2 10)位元組（ki lobytes)區塊的快取記憶體要比 個1 6仟位元組區塊的快取記憶體要來得快速。 實作方式隨快取記憶體之不同而改變，但對快 1 4、1 6及1 8的一般結構及操作方法卻為習知 =在此贅述。基本上每一快取區塊包含一資料 籤區域及控制邏輯。舉例來說，假設在第一圖 取區塊—包含3 2條資料、線（快取記憶體線），每一 8個字元（一個字元包含4個8位元的位元組）。

第8頁 200421086 五、發明說明（5) 另外，假設每一快取區塊具有4組此種資料區域之集合， 則每一區塊包含4彳千位元組資料。 如上所述 陕取°己憶體為一高速的記憶體，能加快 主記憶體的存取速度，特別是當具有良好設計使其具有較 尚的"命t $ °在卜ffi t，—位址匯流排2 〇輸入至此快 取記憶體。如對應至位址匯流排2G上所輸人值的有效資料 (valid data)被儲存在該快取記憶體中，則該 出至快取記憶體的輸出38^址匯流排合個= 區塊:,並且該位址匯流排的最低有效位元Ueast slgMf1Cant bits)被用來存取儲存於該區塊資 中 應該最低有效位元群的資料。去次 ' ,._ , _ 田貝料寫入一快取區塊的資 料區中，该位址匯流排的最高有效位元群（m〇st免的貝 tS)被寫人該快取區塊之標籤區中的相對 位置（P —對應於最低有效位元群所指 資料之位置）。 丁用乂取出及儲入 的快;9一快取記憶體控制器(未於圖示)控制在不同 法。、有d “η16及18中資料的讀取及储存的演算方 其已可用來完成此種控制且 哥人士所了解’因此不在此鲁祝火 置於位址匯流排20用來作為資料的讀U，： -位址，被 —快取區塊中相對應 20的最低有效位元群被…取右：取時」此位址匯流排 的資料仅置。 200421086 五、發明說明（6) 如第一圖所示，每一快取區塊具有4個内部資料區； 因此，每一快取區塊產生4個輸出。如圖中快取區塊1 2， 其4個輸出分別以數字2 2、2 4、2 6及2 8表示。資料區中對 應最低有效位元群所指示位置的資料將被置於快取區塊12 的輸出端之一。因為快取區塊1 2包含4個内部資料區；因 此，將有4個資料值（每一個值由每一資料區中所讀取）輸 出於快取區塊1 2的輸出端上。相同地，儲存於對應之標籤 記憶體區的標籤值（對應於低最有效位元群）也同樣地置於 快取區塊1 2的每一輸出上。為此，稍早當資料被寫入資料馨 區中，位址匯流排的最高有效位元群被寫入對應的標籤區 位置。 此外，一個或多個狀態位元（s t a t u s b i t s )亦輸出於 輸出22、24、2 6及28。故考慮一狀態位元用來顯示由某一 特別位置所取得的資料是否有效，因此，對任何希望由記 憶體中讀取資料的指令，每一快取區塊1 2、1 4、1 6及1 8輸 出4個不同的值。一邏輯區塊3 5則完成這1 6個輸出中每個 標籤部分與存在位址匯流排2 0中的最高有效位元間之一 16 路（16-way)的比較。假如發現吻合的項目並且此筆資料響 的狀態位元顯示此資料有效（va 1 i d )，則快取記憶體1 0輸 出此筆資料於其輸出3 8。眾所周知，一個或多個狀態位元 也同此資料輸出。然而，如無”命中π (π命中π意即位址匯 流排2 0中的最高有效位元與有效的區塊輸出之一的標籤部

第10頁 200421086 五、發明說明（7) 一'''— _ __ 分吻合），則該待尋之資料你、/ 取。 更必須由系統或主記憶體中擷 在操作過程中，快取全 元均以常態來操作。眾记憶體1 0中不同的電路及邏輯單 的可攜式電子裝置（如掌周知’以電池操作之處理器驅動 等）不斷的被廣泛應用，型電腦、無線電話、MP3播放器 以延長電池的使用時間亦，如何降低這些裝置的耗能 大，需要操作的功率亦p成為所需。當快取記憶體容量擴 憶體的結構及操作方法=之增加；因此，如何改良快取記 題。 達到降低其操作功率為今重要課儀| 三、【發明内容】 本發明的明確目的、 的說明，而其餘部分對^，點及創新特徵將在以下做部分 之審視而愈加明I員=由太t知此技藝的人將經由以下說明 組合後附申請專利筋$ t發明的實施而得知。藉由操作與 優點有所了解。 国中之揭露，亦能對本發明的目的及 雲於上述發明 多缺點，本發明的 構及其存取資料的 背景中，傳統的快取 主要目的在提出一種 方法，以降低其操作 記憶體所產生的諸鲁 新的快取記憶體結 時的耗能程度。 實加例中’一快取記憶體包含複數個可利用直接

第11頁 200421086 五、發明說明（8) ' ----r 映射式快取存取來獨立選擇的快取區塊，且每一快取區塊 能夠儲存複數個快取記憶體線（c a c h e 1 i n e s )並具有複"數 個輸出。此快取記憶體更進一步包含與每一快取區塊f相關 聯的比較邏輯單元，且每一比較邏輯單元具有複數個輸 入’用來接收來自與其相關聯快取區塊的複數個輸出^並 將接收到的相關聯快取區塊的複數個輸出與輸入:快取二 憶體之位址匯流排的一值相比較。最後，此快取記惊體= 含一輸出邏輯單元，用來輸出所選擇快取區塊相關^之= 較邏輯單元的輸出。 本發明之另一實施例在提供一快速存取資料的方法。€ 本方法將一輸入至此快取記憶體的位址直接映射至複數個 快取區塊之一，其中每一快取區塊具有η個輸出並且本方 法將此直接映射快取記憶體的η個輸出當做η路集合關聯 (η - way set associative)式快取記憶體來處理。 四、【實施方式】 上述已將本發明之内容作一摘要説明，以下將伴隨圖 示對本發明作更進一步的詳細說明。本發明所沿用的現有 技藝，在此僅作重點式的引用，以助本發明的闡述。而且_ 下述内文中對本發明的相關圖示及其説明並不應受限於本 實施例，反而其意圖在涵蓋有關本發明精神及在附屬申請 專利範圍中所定義的發明範圍所有可替代、修正的及類似 的案件。

第12頁 200421086 五、發明說明（9)

如 的快取 結構或 不應限 第四圖 比較； 數目與 侷限所 發明之 區塊。 内部結 部結構 此，這 Z1 穴传—攸照本發明之一π苑例所建才 記憶體1 0 0的内部么士描 1 十 _ ^ 吉構方塊圖。在描述此圖的詳細 ”：：％例之前’須強調的是，此處所提供的圖並 明的範圍及精神所在。實際上，在第二圖J 中之貫轭例說明是選擇用來和第一圖的習知技藝 因此第一圖及第四圖中實施例的快取區塊容量 第-圖中相同。然而拜習知技藝所賜，本發明 使用f決取區塊於特定的容量及數目。實際上， 觀念疋準備應用於具有各種不同容量及數目的快 此外Y在第二圖及第四圖中所示的不同邏輯區塊的 構日及^呆作方式（意即快取區塊及比較邏輯單元的内 )是/習知的技藝，毋須再對其做多餘的驗證·，因 些元件的内部結構及操作方式毋須在此贅述。 在第二圖中，一快取記憶體1 〇 〇具有複數個快取區塊 (在本圖中有4個區塊）112、114、116及n8。這些快取區 塊的結構及操作方式與第一圖中所述的快取區塊相似。°然 而，在第一圖與第二圖中，其顯著的差別在於本發明的^ 取區塊11 2、1 1 4、1 1 6及11 8的操作方式可被控制在一動 中（active)、正常功率（normai 一 power)的操作模式或在— 閒置中（inactive)、低功率（low-power)的操作模式。在 本發明的較佳實施例中，此複數個快取區塊是被同步控制 的，以致於在任何特定時間内，快取區塊丨丨2、u 4、^6

第13頁 200421086 五、發明說明（ίο) ~^^ 及11 8中只有一個是以動作中、正常功率的操作模 作，然而其餘未被選擇的快取區塊則是處於 - 率的操作模式。 〗1中低功 、許多電子裝置其電路是設計在低功率或"睡眠”操作模 式下來操作，其電路系統汲取相當少的能量，如互補金屬 氧化物半導體（CM0S)是特別適合於此種應用。這種已知的 電路系統或技術可應用於快取區塊丨丨2、n 4、u 6及丨丨8。 因為此種在低功率模式來操作的電路系統設計為已知，故 毋須對已習知此技藝的人贅述如何實現在快取記憶體工〇 〇 中快取區塊的技術。 〜 在所示的實施例中，快取區塊的選擇是經由一解碼器 Π 〇來控制。在第二圖中，一個具有4個輸出的解碼器工i 〇 與4個快取區塊一起使用。解碼器i丨〇的輸出是電性耦合至 每一快取區塊112、114、116及118的輸入（意即經由一選

擇控制線）。眾所周知，此解碼器i丨〇具有2個邏輯輸入位 =並且這些邏輯輸入位元的總值決定其輸出為何。舉例來 4 ’若其輸入位元為” 0 0則其輸出連接至快取區塊1J 2 的選擇輸入會被確立（asserted)，而解碼器11〇的其餘三 乂固輸，出則不會被確立（de-；若其輸入位元為 0 1 ’’ ’則其輸出連接至快取區塊11 4的選擇輸入會被確 立；相同地，若其輸入位元為”丨〇”，則其輸出連接至快取 區塊11 6的選擇輸入會被確立；最後，若其輸入位元為

第14頁 200421086 五、發明說明（Η) 1 1 則其輸出連接至快取區塊Π 8的選擇輸入會被確 立〇 〇 在第二圖中的一個應用，係將位址匯流排1 4 0的2個信 ，線輸入至解碼器1 1 0，因此，解碼器11 0的結構是在一特 疋時間内用來快速地選擇快取區塊η 2、η 4、η 6及丨丨8其 中f 使其工作於正常功率模式下，而其餘三個快取區塊 貝疋在閒置、低功率模式下來操作。因為快取區塊包含了 =取5己憶體1 〇 〇内大部分的邏輯閘（因其中所含的記憶體 諸存區），故令4個邏輯區塊的其中3個總是在低功率^式 下^操作，能實際地節省整個記憶體的能量。事實上，在 本實施例中，快取記憶體丨〇〇操作時所消耗的能量約為未 夕用本發明來元成之快取記憶體所消耗能量的2 & %。^許 =應甩中，如可攜式電子裝置及其它以電池來供能的電子 、置，此種能量上的節約消耗可使電池的使用時間顯著 'TOT 〇 ^ 一每至於在位址匯流排140上所載入之值，其位址可能為 一貫際的位址（physical address)或映射至一實際位址 $擬位址（virtual address)，其映射可由本圖示以外部 刀的元件來完成，且任何此種映射不會影響本發明的範 及=容。就此點來說，本處所圖示及描述的發明，不論 用實際的或虛擬的位址均可達到相同的效果。 ’更

第15頁 200421086 五、發明說明（12) · 參考第二圖，每一快取區塊n 2、i丨4、n 6及n 8是由 4個内部資料區所組成（資料區未於圖中特別明示因 此’ 4個輸出1 2 2、1 2 4、1 2 6及1 2 8連接至比較邏輯單元 1 3 2。每個輸出可由相關聯的快取區塊傳遞其資料（d a t a \、標籤（tag)及狀態（status)至相關聯的比較邏輯 單°在第二圖中，輸出以單線來表示，但亦可能由多個 汛號線、、且成連接路徑。再者，在一較佳的實施例中，每一 輸出將包含資料、標籤及狀態的資訊。然而，和本發明範 ，3 f 一致的另一實施例中，（最初）可能只傳送標籤及 吹2二5 f比較邏輯單元1 3 2。如果根據比較標籤及狀態 4 區塊中讀取^ i r"命中"情況，則資料位元可隨後由快取 不同於^第〜^

)比較，本發Γ圖之比較邏輯單元所執行的16路（16—way 132D^需做二1的每一比較邏輯單元132A、132B、U2C及 (4iay)比#路（4ι&Υ)的比較。此種用來完成4路 來的簡化許多又的邏輯，顯然要比16路（16一way)的比較 的技藝，H日。然而，類似於第一圖所示的實施例及習知 (MS^S)被的位址匯流排I40的最高有效位元群 址匯流排！ 4〇上耦合至每一比較邏輯單元1 32，這些在位 應的快取區塊的的—最高有效位元群（MSBs)被被用來和對 所示，快取區场每一輸出中的位址標籤作比較。如第二圖 1 3 2 A ;相同^ ‘ 11 2對應於（或關聯於）比較邏輯單元 ’快取區塊1 1 4對應於（或關聯於）比較邏輯

第16頁 200421086 五、發明說明（13) 單元1 3 2 B ;快取區塊11 6及1 1 8則分別對應至比較邏輯單元 132C及 132D。 在實施例中，比較邏輯單元1 3 2 A - 1 3 2 D也被設計成可 以低功率模式下來操作。與其它所有未被選擇的快取區塊 相關聯的比較邏輯單元，亦可以閒置、低功率模式下來操 作以達到節省能量的目的。 ❿ 每一比較邏輯單元132A-132D分別具有輸出142A、 142B、142C及142D，且每一輸出耦合至一可將其輸出資料 傳遞至快取記憶體1 0 0的輸出1 5 2上的邏輯單元。在第二圖 所示的實施例中，這種邏輯單元是經由一多工器 (multiplexor) 150所組成。在此組成中，輸入至解碼器 I 1 0位址匯流排1 4 0的2個相同位元可被做為多工器的選°擇 線，因此，可將與解碼器110所選擇的快取區塊相關=的 比較邏輯單元132的輸出142上的資料傳遞至輸出152。因 ί 這位ΐ位元經由解碼器11()來控制以選擇快取這 塊Π 2使其在正常功率模式下來操作。這些相同

兀^ ί制多工器150,並將比較邏輯單元132Α的輸出142/ 的實施例*，快取記憶體職含4個快取2區； II 6及11 8。每一快取區塊包含4组各呈1仟你- (總計16仔位元組因此，可利用二址資㈣ 位…為控制解碼器11〇及多工器15。的選擇控

第17頁 200421086 五、發明說明（14)

本發明的概念是準備擴充至其a 舉例來說，一具有8個快取區塊的快匕的快取記憶體結構。 本發明來完成。在此實施例中，rC憶體結構可利用 1 1 0及多工器1 50用來選擇所需的快取Y址位元可被解碼器 不同容量或不同數目的内部資料組人區塊；同樣地，具有 相同的方法來完成。 ""（如8路關聯式）可用 如第三圖所示’係用來說明在第— 位址位元位置的較佳結構。一 3 2位-—圖中快取記憶體$

ADDRC31 : 0]，其中ADDR[31 ]表示最^的位址結構可定義# 表示最低有效位元。因此，兩個最g ^效位元及ADDR[〇: (八001?[1:0])可定義成在一給定的快抱效位址位元 元組選擇位元。同樣地，位κ址取位記憶二線「之中的位 義成在一特定的快取記憶體線之中的φ疋 R 4 · 2 ]可另 T w予το (word)選握仞

元。依序地，ADDR[9:5]可用來標明在資料儲存區中的 取記憶體線。如前所述，對於第二圖中快取架構中的快卑 區塊之内部貧料區較佳的佈局，包含8個字元快取記憶體 線；因此’在一特定的快取記憶體線中，需要3個位^做 為字元的辨認；同樣地，每一具有3 2個快取記憶體線的| 料區需要5個位元（即ADDR [ 9 : 5 ])做為辨認或選擇某一特定 快取記憶體線。因此，位址位元ADDR [ 9 : 0 ]可做為在每一 快取區塊11 2、11 4、11 6及11 8的資料區中指定用來辨認任 意的位元組。此外，位址位元ADDR [ 11 : 1 0 ]提供解碼器11 〇

第18頁 200421086 五、發明說明（15) * 及多工器1 5 0的輸入以控制相關的快取區塊之選擇/驅動 (activation)以及其相關聯的比較邏輯單元之輸出選擇。 最後，位址位元ADDR [31 : 12]形成位址匯流排140的最高有 效位元以輸入至每一比較邏輯單元132A-132D與來自快取 區塊1 1 2、1 1 4、1 1 6及1 1 8的輸出中之標籤相比較。 由前述所知，快取記憶體1 〇 〇内嵌入一混成（hy br i d ) 架構’其同時結合直接映射式及集合關聯式快取處理觀 念。一解碼器1 1 0和快取區塊1 1 2、1 1 4、1 1 6及1 1 8共組成 一快取記憶體的直接映射部分，並藉由位址匯流排1 4 〇的 j 第1 0及1 1位址位元定義一輸入位址映射至指定的快取區 塊。在快取§己憶體1 0 〇中的電路系統，係將所選擇的快取 區塊置於一動作中、正常功率模式下來操作，而同時將其 餘二個快取區塊置於閒置中、低功率模式下來操作。因 此，與被選擇的快取區塊相關聯的比較邏輯單元1 32，則 以集合關聯的方式來操作。被選擇到的快取區塊輸出複數 個資料值及相關的標藏，此標籤被相關聯的比較邏輯單元 1 3 2用來與位址匯流排14〇(以及一資料有效狀態位元或來 自快取區塊輸出的指示信號）的最高有效位元群相比較， 以決定是否一快取記憶體"命中”發生。然後相關聯的比較馨 邏輯單元1 3 2的輸出經由多工器1 5 〇接連到快取記憶體丨〇 〇 的輸出1 5 2。 & 快取記憶體1 0 0的結構反映出設計上相當程度的擇優

第19頁 200421086 五、發明說明（16) _ (trade off)考量。於本發明中， 11 2、1 1 4、1 i 6及i i 8中的3個停止由於將4個快取區塊 能之目的，將導致命中率盥1〜其操作來達到快速及省 快取區塊均保持操作狀態下時=法相比，例如將全數的 Ϊ ::的結構中快取記憶體要比；有稍許的減少。意即在 的V中率。然而，第二圖之姓接一圖的結構具些微較高 消耗上有顯著的減少；目此、:】部比第-圖的結構在能量 A如靠電池來操作的裝置G許多在耗能需極小的應 中ί稍許的降低而犧牲其此許：快取記憶體結構中，因命 裝置的使用 的攻能，實際上經常為電子 使電池的使用^且旦部能因為其能量消耗顯著的降低 呎用時間延長而明顯地受益。 ^ 如上所述， 、 說，只要符八士本發明並未受限於第二圖的結構，舉例來 容量，不同二發明之範圍及精4申，即使不同的快取區塊 顯而易知的方夬取區塊數目和不同的關聯程度，均可運用 者也可以做出式對其做修改’即可應用本發明。習知技術 第四圖所示，其他符合本發明之範圍及精神的改良。參考 類似於第〜，其為一在容量及結構（就關於快取區塊而言） 一實施例Γ圖的快取記憶體之方塊圖並說明了本發明的另 中。因itb 在第四圖中，相同的標號應用於類似的元件 不在此資、;’、在第二圖中已描述過的元件結構及操作方式將 t ’以下將只專注於討論其間的差異。 200421086 五、發明說明（17) ~~^----— 明顯地，帛四圖及第二圖實施例間的主要差異在於快 取圮憶體的輸出部分。在第二圖中，比較邏輯單元132心 32B、132C及132D與每一個快取區塊相關聯。每一快取區 塊的輸出直接連接至相關聯的比較邏輯單元來做比較，並 且比較邏輯單元132的輸出經由一多工器15〇連接至輸出 152。然而，在任何特定時間，4個比較邏輯單元 ^3 = -132D中的_將會控制在不操作的功能，如其相關聯 :快取區塊一樣，會被控制於閒£、低功率的模式下來操 此外，與本發明之範圍及精神一致的另一實施例，則 可由只具單一比較邏輯單元232來完成。如第四圖所示，' ，定快取區塊的輸出2 2 2、2 2 4、2 2 6及2 2 8可電性地連接 f二餘的^取區塊的對應輸出上，並且每一輸出可輸入至 ^ ^邏輯單兀232。決定於被選擇用來完成各種不同快取 二，的低功率模式的操作方式，下拉式（pull-down)電阻 :連接至每一輸出2 2 2、2 24、22 6及228。然而，若對於各 了同的快取區塊的低功率操作模式僅導致其輸出浮置 ^ l〇atlng)’即高阻抗或三態（tri —則其唯一的 ^快取區塊之輸出將足以驅動其信號路徑2 2 2、224、 228而無需額外的下拉式或上拉式（puH-up)電 ^ π Ϊ四圖^結構在任何特定時間，只有一快取區塊在動 吴^下來操作’因此允許其輸出在電性上彼此連接，因 而減少比較邏輯單元的數目。 比較邏輯單元2 3 2比較在每一信號路徑2 2 2、2 2 4、2 2 6

第21頁 200421086 五、發明說明（18) 及228上的標籤（及有效狀態）值及位址匯流排U〇的最高 效位元群。假如對於一有效標籤發生吻合情形，則比f 輯單元2 3 2顯示一命中並且將對應的資料置於快取記情/體、 的輸出252上。 第五圖為一根據本發明之一實施例的快取記憶體旧 層功能操作方法的流程圖。依照此實施例，此快取^攻上 收到一向快取記憶體進行存取資料的要求（其中包入。己一隐體 址’意、即-資料讀取指令）(步驟302)，則位址的一1 2部—分位 接映射來選擇快取區塊其中之一，每一快取區塊储 聯的資料集合（步驟3 0 4 )。此直接映射的（被選擇到的4目關 取區塊能夠在一動作、正常功率模式下操作。然而，、其决 未被選擇到的快取區塊則被置於一閒置、低功率的操^槿 式（步驟3 0 6 )。如上所述，被選擇到的快取區塊處理輸入、 本身的位址位元，並且輸出對應至其輸入位址的每— 一 η路3將此直接映射的快取區塊的η個輸出當做 話Γ ΛΙ式高速存取的功能（步驟_來處理。換句 輸出的記憶；ίΐ較選？到的快取區塊的每一有效 位址的一邙八（立以/、疋延些標籤與輸入至此快取記憶體的 的部分（意即，最高有效位元群）是否相吻合（步驟

第22頁 1 ΪΪ組所對應的資料、標籤及狀態資訊。假設在此快 2 组:庵，有η ( _ 一整數）組資料，則此快取區塊輸出η 、，十應的資料、標籤及狀態資訊於η個輸出上。 200421086 五、發明說明（19) 3 1 0 )。若是吻合時，則一快取記憶體”命中’’確實發生，則 來自此命中標籤之資料組所對應的資料由此快取記憶體來 輸出（步驟3 1 2 )。然而，若無命中發生，則所搜尋位址之 資料轉由主記憶體中來提取（步驟3 1 4 )。 以上所述僅為本發明之具體實施例而已，並非用以限 定本發明之申請專利範圍；凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾，均應包含在下述之申請 專利範圍内。

第23頁 200421086 圖式簡單說明 第一圖為一習知的1 6路完全關聯式快取記憶體之方塊 圖； 第二圖為一根據本發明之一實施例的快取記憶體結構 方塊圖； 第三圖為一根據本發明之一實施例的3 2位元位址的位 元位置方塊圖； 第四圖為一根據本發明之一實施例的快取記憶體結構 4 方塊圖；及 第五圖為一根據本發明之一實施例的快取記憶體最上 層功能操作之流程圖。 主要部份之代表符號： 10 快 取 記 憶 體 12 快 取 區 塊 1 14 快 取 區 塊 2 16 快 取 區 塊 3 18 快 取 區 塊 4 20 位 址 匯 流 排 22 快 取 區 塊 的 輸 出 24 快 取 區 塊 的 輸 出

第24頁 200421086 圖式簡單說明 26 快取區塊的輸出 28 快取區塊的輸出 3 5 1 6路比較邏輯單元 3 8 快取記憶體的輸出 100 快取記憶體 110 解碼器 112 快取區塊1 114 快取區塊2 116 快取區塊3 118 快取區塊4 122A快取區塊1的輸出 1 2 2 B快取區塊2的輸出 1 22C快取區塊3的輸出 122D快取區塊4的輸出 124A快取區塊1的輸出 1 24B快取區塊2的輸出 1 24C快取區塊3的輸出 1 24D快取區塊4的輸出 126A快取區塊1的輸出 1 2 6B快取區塊2的輸出 1 2 6 C快取區塊3的輸出 1 2 6 D快取區塊4的輸出 128A快取區塊1的輸出 128B快取區塊2的輸出

第25頁 200421086 圖式簡單說明 128C快取區塊3的輸出 1 28D快取區塊4的輸出 132A 4路比較邏輯單元 1 3 2 B 4路比較邏輯單元 1 3 2 C 4路比較邏輯單元 1 3 2 D 4路比較邏輯單元 140 位址匯流排 142A 4路比較邏輯單元的輸出 142B 4路比較邏輯單元的輸出 142C 4路比較邏輯單元的輸出 142D 4路比較邏輯單元的輸出

第26頁 150 多 工 器 152 快 取 記 憶 體 10 0的 輸 出 200 快 取 記 憶 體 222 快 取 區 塊 的 m 出 224 快 取 區 塊 的 輸 出 226 快 取 區 塊 的 m 出 228 快 取 區 塊 的 Ψμ 出 232 4路比較邏輯單元 252 快 取 記 憶 體 20 0的 輸 出

Claims (1)

1. 200421086 六、申請專利範圍 1 · 一種快取記憶體，其至少包含·· 路關ϊίT快二區塊’每一該快取區塊包含複教 lines)，且該快取區塊更包含複數個輪出、^ 一第一邏輯單元，係在一特定時間内用作選 作的該複數個快取區塊之一； 、 ，數個比較邏輯單元，係與該複數個快取區 應，母一該比較邏輯單元具有複數個輸入， 於該相關聯的快取區塊的複數個輸出，且配置比 聯的快取$ & 复數個^肖一輸人至該快取記 址匯流排的複數個位元位置；及 、w 撰捲ί 一邏輯單⑦，用卩從該複數個比較邏輯 選擇一輸出，以做為該快取記憶體之輸出。 Hi利範圍第1項所述之快取記憶體… 第一邏輯單元包含一解碼器。 解記憶體， 位址―Iine=體：=流· 選擇所欲操作的某-該快；；塊？控制在1 個具有多 (data 擇所欲操 塊相對 接收來自 較該相關 憶體之位 4 單元之一 上述之 7上述之 之至少一 時間内被· 4·如申請專利範 第二邏輯單元包 m所器述之快取記憶趙’其 上述之

   第27頁 200421086 六、申請專利範圍 5 .如申請專利範圍第4項所述之快取記憶體，其中輸入至 該快取記憶體之位址匯流排中之至少一位址線，是輸入至 該多工器，以控制某一該比較邏輯單元的輸出，而該比較 邏輯單元的輸出是直接連接至該快取記憶體之輸出。 6 .如申請專利範圍第3項所述之快取記憶體，其中該第二 邏輯單元包含一多工器，同時上述之輸入至該快取記憶體 之位址匯流排的至少一位址線，是輸入至該多工器，以控 制某一該比較邏輯單元的輸出，而該比車交邏輯單元的輸出痛丨 是直接連接至該快取記憶體之輸出。 7 .如申請專利範圍第1項所述之快取記憶體，其中上述之 複數個快取區塊的數目為2的次方（power of two)。 8 .如申請專利範圍第1項所述之快取記憶體，其中上述之 複數個快取區塊的數目為四個。 9.如申請專利範圍第1項所述之快取記憶體，其中上述之 複數個快取區塊，係由一具有8個資料字元及3 2個資料線 ® 的4路集合關聯式區塊所組成。 1 0 .如申請專利範圍第1項所述之快取記憶體，其中上述之 複數個快取區塊的每一個輸出包含一快取標籤、對應的資

   第28頁 200421086 六、申請專利範圍 料及至少一對應的狀態位元。 11.如申請專利範圍第1 0項所述之快取記憶體，其中上述 之複數個比較邏輯單元是用以將相應的快取區塊之複數個 輸出的標籤部分與輸入至該快取記憶體之位址匯流排中的 一部分進行比較。 1 2 .如申請專利範圍第1 0項所述之快取記憶體，若該輸出 之快取標籤部分與輸入至該快取記憶體之位址匯流排中的 一部分吻合，則每一該比較邏輯單元能夠輸出來自與其對 〇 應之該快取區塊的複數個輸出之一，以做為該快取記憶體 的資料輸出。 1 3 ·如申請專利範圍第1項所述之快取記憶體，其中上述之 每一個比較邏輯單元是用以輸出資料及輸出至少一狀態位 元，而該狀態位元係用以表示該快取記憶體資料是否正 確。 1 4 ·如申請專利範圍第1項所述之快取記憶體，其中上述之 複數個快取區塊，係被配置成僅有其中之一會被選擇到，_ 且該被選擇到的快取區塊是在任何一特定時間内均以正常 功率模式下來操作，而其它未被選擇到的該快取區塊則以 一閒置、低功率模式下來操作。

   第29頁 200421086 六、申請專利範圍 15·—種可攜式電子裝置，其至少包含 處理器 記憶體 及 一快取記憶體，其包含： 個快取區塊，每一該快取區 聯性的資料線，且每一該快 複數 有多路關 數個輸出 塊包含複數個具 取區塊更包含複 一第一邏輯單 欲操作的 複數 對應，每 收來自於 比較該相 快取記憶 一第 該複數個 個比較邏 一該比較 該相關聯 關聯的快 體之位址 二邏輯單 之一選擇一輸出 元，係 快取區 輯單元 邏輯單 的快取 取區塊 匯流排 元，用 以做為 用作選擇在一特定時間内所 塊之 係與該複 元具有複數 區塊的複數 的複數個輸 的複數個位 以從該複數 該快取記憶 數個快取區塊相 個輸入，用以接 個輸出，且配置 出與一輸入至該 元位置；及 個比較邏輯單元 體之輸出。 1 6 · —種快取記憶體，其至少包含： 複數個快取區塊，可經由一直接映射快速存取而獨立 地# k擇，且每一該快取區塊可儲存複數條快取記憶體線 (cache lines)，並具有複數個輸出； 收f數個比較邏輯單元，係與該複數個快取區塊相關 聯’每一該比較邏輯單元具有複數個輸入，用以接收來自 於該相關聯的快取區塊的複數個輪出，且配置比較該相關

   第30頁 200421086 六、申請專利範圍 聯的快取區塊的複數個輸出與一輸入至該快取記憶體之部 分位址匯流排中的一值；及 一輸出邏輯單元，用以將一被選擇的該快取區塊相關 聯之比較邏輯單元的輸出做為該快取記憶體之輸出。 1 7.如申請專利範圍第1 6項所述之快取記憶體，更包含一 選擇邏輯單元，用以控制被選擇的該複數個快取區塊，該 選擇邏輯單元之形成，係確保在任何時間内沒有兩個以上 的該快取區塊被選擇，並且上述之所有未被選擇之該快取 區塊則維持在一閒置、低功率模式下操作。 1 8.如申請專利範圍第1 7項所述之快取記憶體，其中上述 之選擇邏輯單元包含一解碼器。 1 9.如申請專利範圍第1 6項所述之快取記憶體，其中上述 之輸出邏輯單元包含一多工器。 2 0.如申請專利範圍第18項所述之快取記憶體，其中上述 之輸出邏輯單元包含一多工器，及上述之輸入至該快取記 憶體之部分位址匯流排係用來控制該解碼器及該多工器。 2 1.如申請專利範圍第1 6項所述之快取記憶體，其中上述 之複數個快取區塊的數目為四個且每一該快取區塊具有4 個輸出。

   第31頁 200421086 六、申請專利範圍 2 2 · —種混成（h y b r i d )快取記憶體，其至少包含： 一輸入部分，包括複數個可藉由一直接映射快速存取 而獨立地被選擇之快取區塊，且每一該快取區塊能夠儲存 複數個快取記憶體線（cache 1 ines)，並具有複數個輸出； 及 一輸出部分，包括一比較邏輯單元，配置比較該被選 擇之快取區塊的複數個輸出與一輸入至該快取記憶體之部 分位址匯流排中的一值，該輸出部分更可輸出由該被選擇 的快取區塊所輸出的快取記憶體資料。 2 3 ·如申請專利範圍第2 2項所述之混成快取記憶體，其中 ^述之輸入部分，包含一解碼器以接收輸入至該混成快取 記憶體之位址的一部分，及輸出複數個選擇信號線，苴中 上述之每一該選擇信號線，可電性地連接至該複數個^ 區塊其中之一。 24.如申請專利範圍第23項所述之混成快取記憶體，其中 上述之每一複數個快取區塊，能夠進入一閒置'低功率模 式，以反應出該電性連接之選擇信號線的狀態。 、 25.如申請專利範圍第2所述之混成快取 上述之輸入部分，用以確保該複數個快 匕體其 之-在任何特定時間内，是在-動作、正常】率=

   第32頁 200421086 六、申請專利範圍 操作，且其餘未被選擇的該複數個快取區塊則在閒置、低 功率模式下操作。 2 6 .如申請專利範圍第2 2項所述之混成快取記憶體，其中 上述之輸出部分，包含與複數個快取區塊相關聯的比較邏 輯單元，且每一該比較邏輯單元具有複數個輸入，用以接 收來自於相關聯的該複數個快取區塊的輸出，且配置比較 該相關聯的快取區塊的複數個輸出上的訊息與一輸入至該 快取記憶體之位址匯流排的複數個位元位置。 2 7.如申請專利範圍第2 6項所述之混成快取記憶體，其中 上述之輸出部分更包含一多工器，用以連接相關聯於該可 獨立地被選擇的快取區塊之比較邏輯單元的複數個輸出之 一，至該混成快取記憶體的輸出。 2 8 .如申請專利範圍第2 2項所述之混成快取記憶體，其中 上述之輸出部分，包含具有複數個輸入的比較邏輯單元， 用以接收來自於該可獨立地被選擇之快取區塊的複數個輸 出，且配置比較該相關聯區塊的複數個輸出與一輸入至該 快取記憶體之位址匯流排的複數個位元位置。 2 9 .如申請專利範圍第2 8項所述之混成快取記憶體，其中 上述之比較邏輯單元包含一輸出，且該輸出直接耦合至該 混成快取記憶體的輸出。

   第33頁 200421086 六、申請專利範圍 3 0 . —種快速存取資料的方法，其至少包含： 直接映射一輸入至該快取記憶體的位址到複數個快取 區塊之一，且每一該快取區塊具有η個輸出；及 處理該η個輸出，係將該η個經由直接映射至該快取記 憶體的輸出當做一 η路集合關聯式快取記憶體來處理。 3 1.如申請專利範圍第3 0項所述之快速存取資料的方法， 更包含在一閒置、低功率模式下來操作所有非經直接映射 的該快取區塊。 3 2 ·如申請專利範圍第3 0項所述之快速存取資料的方法， 更包含在任何一特定的時間内，確保只有一該快取區塊是 在一動作、正常功率模式下來操作。 3 3 ·如申請專利範圍第3 0項所述之快速存取資料的方法， 當上述之處理步驟決定一命中發生時，則更包括將來自對 應至該位址且在該直接映射快取區塊中的快取記憶體資料 輸出。 3 4.如申請專利範圍第3 0項所述之快速存取資料的方法， 其中上述之處理步驟包含比較該η個輸出的每一個之標籤 部分與輸入至該快取記憶體位址的一部分。

   第34頁 200421086 六、申請專利範圍 3 5.如申請專利範圍第33項所述之快速存取資料的方法， 其中上述之輸出更包含來自該快取記憶體中至少一相關聯 於該資料的狀態位元。 3 6.如申請專利範圍第3 0項所述之快速存取資料的方法， 其中上述之直接映射包含輸入該位址的一部分至一解碼 器。