TW200418113A - Method and system for automatically forming the semiconductor test key layout - Google Patents

Method and system for automatically forming the semiconductor test key layout Download PDF

Info

Publication number
TW200418113A
TW200418113A TW92104608A TW92104608A TW200418113A TW 200418113 A TW200418113 A TW 200418113A TW 92104608 A TW92104608 A TW 92104608A TW 92104608 A TW92104608 A TW 92104608A TW 200418113 A TW200418113 A TW 200418113A
Authority
TW
Taiwan
Prior art keywords
layout
experimental
component
probe
components
Prior art date
Application number
TW92104608A
Other languages
English (en)
Other versions
TWI296140B (zh
Inventor
song-jun Zhang
rong-qi Li
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW92104608A priority Critical patent/TW200418113A/zh
Publication of TW200418113A publication Critical patent/TW200418113A/zh
Application granted granted Critical
Publication of TWI296140B publication Critical patent/TWI296140B/zh

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

200418113 五、發明說明(1) 發明所屬之技術領域 本發明係關於半導體晶圓廠為製作半導_ t key)佈局(layout)的方法與系絲,&體實驗元 test key)佈局(layout)的方法與系統 化形成半導體實驗元件佈局的方法與系 動 特別是 統 件 種 先前技術 半導體產業係高科技技術密集的產t ^ 時,為確定使用的機台符合新製程的要求,7,新製程 (mask pattern)設計準則(physical des·】疋光罩圖像 程序中繪製電路時之依據,以及建立元件^^數1*U 1 e )供佈局 (parameter)供電路設計程序中進行電路設計模擬 « (simulation)驗證(verification)之用途,必 叶相當 數量的實驗元件並製作成光罩,交由工廠生產測'試X用晶片 (ch i p )。利用此測試用晶片除了可以測試生產線機台容許 的最小值之外,並且可經由反覆分析及投片試驗而^義出 光罩圖像的設計準則,以及建立元件的設計來數。當製耩 技術能夠穩定掌控時,始能進行商業化產品晶 生處。 在傳統的作業模式下,新製程技術的二^包括許多分 工模組,諸如光學微影(lithography)的對焦(f〇cus)及嗪 光(exposure)、元件設計、元件參數量測、“品 制以及 電路保護設計等等。在根據新製程研發的需要抓叶實驗元 件的程序中’由佈局工程師配合設計工程師提ς的元件設 計示意圖’藉由操作佈局編輯(edit)軟體(s〇ftware),以 人工方式繪製’從長方形或多邊形,一個層次“)换
第5頁 200418113 五、發明說明(2) 著一個層次,一個元件接著一個元件,依照設計者的指示 繪製出來,再以人工擺置的方式將實驗元件放置到探針量 測介面之適當位置上進行連線(w i r i n g ),完成後交由設計 者檢查。每當探針量測介面上的元件增減時,先經過修改 佈局,再交由設計者檢查。重覆上述新建、放置、連線、 檢查及調整等步驟,直到整個光罩圖像資料符合該新製程 技術研發所需為止,然後將光罩圖像式資料轉換成製作光 罩標準輸出檔(file)送交光罩公司製作光罩。當半導體工 廠接到光罩後,依標準半導體製程程序製作測試用晶片, 再對該晶片進行一連串的製程參數量測的工作。 g 第一圖顯示以往一個新製程專案的開發流程,其作業· 方法以圖解方式說明如下: 步驟1 0 1 0 :首先召集製程研發的相關部門,包括負責 光學微影對焦及曝光的工程師、元件設計 工程師、元件參數量測工程師、品質控制 工程師及電路保護設計工程師等成立專案 小組,進行任務分派。 步驟1 0 2 0 ··決定開發晶片的面積,劃分各個功能區塊 所佔的比例。 步驟1 0 3 0 :由相關研發部門依其任務編組規劃開發元 件的架構及數量。詳細過程如第二圖所示·_ 說明如下: 步驟1 0 3 1 :決定實驗元件的型態種類及功 能屬性。
第6頁 200418113 五、發明說明(3) 步驟1 0 3 2 :決定各個實驗元件的預設值及 每單位的變化量。 步驟1 0 3 3 :決定實驗元件的數量及其佔用 的探針量測介面數量。 步驟1 0 3 4 :重覆步驟1 0 3 1至1 0 3 3,直到完 成規劃為止。 步驟1 0 4 0 :佈局工程師以手工方式繪製實驗元件,完 成元件的擺置及接線。詳細過程如第三圖 所示說明如下: 步驟1 0 4 1 :佈局工程師配合設計工程師將 所要的實驗元件從長方形或多· 邊形一個層次接著一個層次一 一繪製出來,完成實驗元件的 光罩圖像。 步驟1 0 4 2 :將實驗元件放置到探針量測介 面上。 步驟1 0 4 3 :完成一個實驗元件與探針量測 介面上各個探針(probe)接塾 (pad)之間的金屬連線。 步驟1 0 4 4 :重覆相關步驟直到完成一個探 針量測介面上所有的接線工作4 為止。 步驟1 0 4 5 :重覆相關步驟直到所有的實驗 元件皆完成擺置及接線為止。
200418113 五、發明說明(4) 步驟1 0 4 6 :儲存光罩圖像式資料。 步驟1 0 5 0 :設計工程師檢查所有實驗元件的層次、架 構、規格及接腳(pin)有無錯誤。詳細過 程如第四圖所示說明如下: 步驟1 0 5 1 :是否採用該製程所定義的層次 繪製? 步驟1 0 5 2 :元件的架構是否符合設計規格 的要求? 步驟1 0 5 3 :各元件是否依照規格的變化量 繪製? 步驟1054 :元件的接腳端點是否正確?有1 無内部短路(s h 〇 r t )或浮接 (floating)的情形發生? 步驟1 0 5 5 :各實驗元件是否被正確地放置 到探針量測介面上並完成各接 點間的接線? 步驟1 0 5 6 :若發現錯誤,則佈局工程師修 改錯誤,再送交設計工程師確 認。 步驟1 0 5 7 :重覆步驟1 0 5 1至1 0 5 6,直到所 有實驗元件皆正確無誤為止, 然後儲存檔案。 步驟1 0 6 0 :調整實驗元件的數目。詳細過程如第五圖 所示說明如下:
200418113 五、發明說明(5) 步驟1 0 6 1 :設計工程師條列要移除的實驗 元件清單。 步驟1062 ··佈局工程師將要移除的實驗元 件移除。 步驟1 0 6 3 ··佈局工程師重新擺置實驗元 件。 步驟1 0 6 4 ··佈局工程師重新完成實驗元件 與探針量測介面上各個探針接 墊之間的連線。 步驟1 0 6 5 :佈局工程師將所有實驗元件交 給各設計工程師檢查。 _ 重覆步驟1 0 6 1至1 0 6 5,直到所有實驗元件 皆正確無誤為止。 步驟1 0 7 0 :當佈局工程師完成所有佈局工作後,再經 設計工程師確認無誤後,將光罩圖像式的 資料轉換成製作光罩的標準輸出檔。 步驟1 0 8 0 :將光罩的標準輸出檔送交光罩公司製作光 罩。 步驟1 0 9 0 :半導體工廠接到光罩後,依標準半導體製 程製作晶片。 步驟1 1 0 0 :製程研發部門取得晶片後,進行各項製程g丨 參數的分析、研究與歸納結果。 以上即為傳統的半導體製程實驗元件的開發過程。從 上述過程中得知有幾項缺失:其一為傳統的方式所繪製的
第9頁 200418113 五、發明說明(6) 實驗元件係以光罩圖像的資料型態儲存於資料庫中,每個 元件皆為獨立個體,如有錯誤時,需逐一修改;其二,由 於採用單一製程設計,實驗元件未依製程規範修改,無法 適用其他不同製程的量測;其三,從元件的繪製、修改及 探針量測介面上元件的擺置、接線及調整,皆需要耗費大 量的佈局人力;以及其四,無法有效的驗證所有經人工產 出的元件的正確性。 就現今積體電路佈局的技術而言,大致都沿用以手工 方式一個圖形接著一個圖形的設計繪製而成。如此,單單 一項專案不但耗時,且需要大量的人力作業,而且其完成 的工作不能被其他的專案利用,許多性質相同或接近的作 業一再重覆,亦缺乏效率。因此,需要一種可以提高效率 的半導_體實驗元件佈局的形成方法,例如,利用電腦軟體 自動輸入所需製程的規格並選取適當的圖庫,而自動地產 生製程開發時所需的實驗圖形的單元資料,或利用電腦軟 體將單元資料整合而成為一完全符合製程規格所需的物理 設計圖形。 發明内容 本發明之目的即在於提出一種先期規劃及預先整合的 工作模式,以便有效率地形成半導體實驗元件佈局。根據 本發明,一種自動化形成半導體實驗元件佈局的方法包括 備置一程式係數化元件,内含至少一代表實驗元件佈局所 會變化尺寸的參數以及該參數與佈局間之關係,然後依該
第10頁 200418113 五、發明說明(7) 程式係數化元件產生多數因應 件資料,並透過一物理實體轉 件資料轉換成一實體實驗元件 之備置包括設定實驗元件佈局 置與屬性。此法可以對/實驗 動地元成各種相對應佈局。 此發明的方法更包括備置 其具有一對應於上述數值化元 並具有一實體實驗元件佈局置 置放窗具有一實驗元件佈局置 一定關係之橋接框,且該橋接 探針接塾係供探針接觸用,且 接至各橋接點。在該實體元件 介面完成相對應連接。 各種參數變化下之數值化元 換步驟,將各該等數值化元 佈局圖。該程式係數化元件 之類型以及各可變參數之位 元件佈局之各種可能變化自 至少一探針量測介面佈局, 件資料所對應之測試佈局, 放窗以及多數探針接墊。該 放基準點以及與該基準點呈 框設有至少一橋接點。而該丨 各接墊依所要實驗之模式連 佈局圖放至該窗時,即與該 實施方式 在本發明的方法中,係由製程研發部門综合未 ,,要,規劃各種型態種類的實驗元件及定義各項表 接著依規劃的内容參數設計實驗元件的實際架構,而蚀 局工程師依其架構負責製作可程式係數化的物理實^ = 元件,經過功能認證後的元件以程式語言的型態儲二驗 件庫(cell library)中,使用時只需準備所要產生每2 凡件資料參數,輸入至一物理實體轉換程式,即 :^ 腦自動地產生新的實驗元件,並且自動地完成探=^,
第11頁 200418113 五、發明說明(8) 面的佈局及連線。該元件庫可以迅速地轉換製程設定條 件,而產出依各種不同製程需要的實驗元件。爾後如有新 開發或共同修改的實驗元件,僅須進行元件庫更新增減即 "uj* 0 以下實施例分為兩部份分別說明實驗元件庫與探針量 測介面的新開發流程。 第六圖顯示一個實驗元件庫的工作流程,其作業方法 以圖解方式詳細說明如下: 步驟2 0 1 0 :製程研發部門規劃各種類型態的實驗元 件。 步驟2 0 2 0 :由各設計工程師設計實驗元件的物理架構 及定義各參數的位置與屬性,並提供示意 圖給佈局工程師。 步驟2 0 3 0 :佈局工程師根據設計工程師提供的實驗元 件示意圖以程式製作可程式係數化的實驗 元件。 步驟2040 ··佈局工程師將已設計完成的程式元件經物 理實體轉換程式轉換,產出實體圖形後交 給各設計工程師進行功能認證。 步驟2 0 5 0 :若實驗元件實體圖形有誤,則佈局工程師 修改更正後再送交各設計工程師確認。如•丨 此重覆直到實驗元件未發現錯誤為止。 步驟2 0 6 0 :將所有可程式係數化實驗元件整合於元件 庫中,成為中央控管的實驗元件庫。
第12頁 200418113 五、發明說明(9) 第七圖顯示一個探針量測介面的新開發流程,其作業 方法以圖解方式詳細說明如下: 步驟3 0 1 0 :各設計工程師依據製程的不同,準備所要 產生的各種不同參數變化的實驗元件資 料,如第二十四圖所示的範例,這些資料 包含: 1 .新建的元件庫名稱; 2.可程式係數化元件庫名稱; 3 .可程式係數化元件名稱; 4. 新建的元件名稱; 5. 參數輸入值; Φ 6 .探針量測介面型態;以及 7 ·元件擺置的順序。 步驟3020 :運用電腦執行物理實體轉換程式,自動產 生輸入資料中的所有實驗元件。 步驟3 0 3 0 :設計工程師確認所產生的實驗元件是否正 確。 步驟3 0 4 0 :設計工程師可藉由修改輸入檔案的内容, 更正錯誤的實驗元件,或是增減實驗元件 的數目。再重覆相關的步驟直到所有的實 驗元件經確認為正確。 步驟3 0 5 0 :佈局工程師利用自動化電子設計 (Electronic Design Automation; EDA) 工具(t ο ο 1 )進行最後實驗元件的物理實體
第13頁 發明說明(ίο) 步驟3 0 6 0 步驟3 0 7 0 步驟3 0 8 0 步驟3 0 9 0 數 明 200418113 圖形檢查驗證。 、|, χχο f先罩圖像式資 輸出檔。
jjk VO 、父先罩公司製 工廠接到光罩後 製作晶片。 製程研發部門取 參數的分析、研 f :可以使用儀器自動量測 如第八圖所不,在此以一個 該元件名稱定義為探 個探針接墊構成,A古二71利 文玄傅力乂 馮方便瞭解, 墊1 — 1 4及最後一個探針 JW-致,彼此之間的距離s墊二 針接墊之間,如第九圖所 元件” J之間實驗元件22在探 =件23在探針接墊13及14之間, :,母一個實驗元件的接腳可以 向跟探針接墊進行金屬連線。 名實驗元件與各探針接墊 f柄為只體實驗元件佈局置放窗 放窗30的四個方向上各 為κ驗元件接腳與探針接墊 32包括從第一層金屬層至最上層 料轉換成製作先罩的標準 作光罩。 ’依標準半導體製造程序 得晶片後,進行各項製程 究與歸納結果。 各個實驗元件的製程參 探針接墊陣列1 0作為說 介面,係由一排共二十四 圖中僅繪示前四個探針接 ,每個探針接墊長度與寬 同。將實驗元件放置於任 示,實驗元件2 1在探針接 針接墊1 2及1 3之間,實驗 其他依此類推。在此配置 從上、下、左、右四個方 連線上的需要,提供一個 的裝置,其構造如第十圖I 有兩個長方形金屬層滑執 之間的橋接點,這些滑軌 金屬層。置放窗30的最外
第14頁 200418113
其他形狀的實驗元件可依昭 依照實驗元件接腳數的、=公式原理推算。 及方向也有不同的形式, 5 ,置放窗3〇的連線 實驗元件的接腳匕:圖以幾組典型以以 ί方向均句伸展,圖中的44^亡L採用上、下、左 '右C 轴屬=滑執,46表示未與實=ς實驗元件4〇接腳連接白 軌’其中,(Α)圖至(F)圖表:=4。接腳連接的金屬層 裡兩個端點接線的方式
第15頁 200418113 五、發明說明(12) (G)圖及(H)圖係兩種三個端點接線的方式,(I)圖及(J)圖 係兩種四個端點接線的方式,(K)圖至(p)圖表示幾種五個 端點接線的方式,(Q)圖至(T)圖表示幾種六個端點接線的 方式’(U)圖至(X)圖表示幾種七個端點接線的方式。 1。第十Γ圖(A)表示已預先完成連線的探針量測介面型 t i 3 Ξ測介面依照實驗元件的接腳數量的不同與連線 置i窗48 對應的型式可供選用。在此實施例令, 墊1 2及1 3之間,十接墊1 1及1 2之間,置放窗5 0介於探針接 放窗4 8為例,其置=窗5 2介於探針接墊1 3及1 4之間,以置 連接,滑執5 6 ^ ^ ^針接墊1 2之間以預先連線的金屬層5 4 軌5 8係未與實驗二實驗元件的接腳連線的金屬層滑執, 的金屬層60連接7^件的接腳連線的金屬、層滑執,預先連線 係以一組三個接不同的置放窗48、50及52。第十四圖(Β) 探針量測介面上$的實驗元件2 1-23擺放在第十四圖(Α)的 在置放窗48、5〇乍為說明,實驗元件21、22及23分別擺放 接滑軌56。 及52内,每一個實驗元件以三個連線6 2連 現在進一步 製作可程式係=製作實驗元件的過程。第十五圖說明 實驗元件的示音$實驗元件的要素。首先設計師必須準備 屬何種種類以^圖6 6 ’其包含元件的屬性說明6 8 a說明歸 6 8 b、元件接腳未來探針量測介面的選擇、元件名稱 龜 數的名稱列表以稱68c、參數清單68d為有關實驗元件變彎 及接腳位置的根、^元件結構圖6 4包含所使用的層次、參數 w $。佈局工程師根據可程式係數化實驗元
第16頁 200418113 五、發明說明(13) 件的要素6 6、基本設計準則6 9 a以及實驗元件接線方向的 考量6 9 b等條件,將實驗元件的基本架構依上述的條件整 理出符合程式撰寫的實驗元件原型(prototype)70。 如第十六圖所示,以實驗元件原型70為藍本進行各項 參數條件運算式的定義。實驗元件的參數分為兩大類,第 一類為使用者的考量71a,其包括各設計工程師定義的實 驗元件各項變數(即第十五圖中的參數清單68d),用以 控制實驗元件的長度變化、寬度變化、距離變化、物件的 複製、層次的選用及條件的選擇等等;第二類為製程環境 參數設定7 1 b,為使實驗元件整體架構得以符合不同製程 設計準則的規範,必須加入的製程環境變數;最後以程式 語言的方式實現物理幾何圖形,如圖中的程式72。 第十七圖以一範例說明可程式化係數元件的程式,依 據參數特性之不同,將程式語言的運算模式分為一般多項 式運算式、條件式及指標暫存式等等,藉各運算模式以設 定實驗元件成為可程式係數化的元件。 實驗元件的面積變化與接腳的相對位置計算模式如第 十八圖所示,其係說明第十四圖(B)的實驗元件的面積大 小及元件接腳與實體實驗元件佈局置放窗金屬滑執的相對 位置的計算。實驗元件74以其一角落74a為參考基準點, 原始寬度為W,原始高度為Η,X轴方向上變數的預設值為φ m,Y方向上變數的預設值為η,X軸方向上變數的輸入值為 Μ,Y軸方向上變數的輸入值為N,變更後的寬度為W’ ,變 更後的高度為Η’ ,以X表示X軸或Υ軸方向上變化的參數,
第17頁 200418113 五、發明說明(14) 則 X 軸變化值=E(W’-W)= Σ(Μ 卜ml) + Σ(Μ2-ιη2)+ Σ(Μ3 - m 3 ) + ...... + Σ(Μχ - mx),及 Y 轴變化值=Σ(Η’-Η)= Σ(Π-η1) + Σ(Ν2-η2)+ Σ(Ν3 -η 3 ) + ...... + Σ(Νχ-ηχ) ο 此實施例中各項運算式皆採取正值運算模式,以確保在基 準點7 4 a固定不變的情形下,依據各參數變化的結果產生 正確的面積與接腳相對位置的變化。 探針量測介面的產生流程如第十九圖所示,使用者執H 行一介面程式及輸入資料的準備。當使用者想要產生實驗 元件時,依照使用者介面程式之輸入檔案格式規範準備實 驗元件規格資料,緊接著步驟5 3 1 0執行使用者介面程式, 而在步驟5 3 2 0產生探針量測介面元件。使用者介面程式之 輸入檔案格式共分為七個部份,即新建立的元件庫名稱宣 告7 6、可程式係數化元件庫名稱宣告7 8、可程式係數化元 件名稱宣告80、新建立的元件名稱宣告82、各項參數宣告 84、探針量測介面型態宣告86及元件擺置順序宣告88,第 二十四圖所示資料即為一個範例。除了可程式係數元件庫 名稱7 8係固定不變之外,其餘依使用者的需要各別填入適_ 當的需求值。當探針量測介面被產生出來後,由於各個實 驗元件係依照輸入之内容,因此在步驟5 3 3 0後修改使用者 介面程式之輸入檔案格式7 6 - 8 8,再重新執行程式,即可 _ 1 ιηιι 11 1 1 _鰓画_國 lliiiiliii 第18頁 418113 五、發明說明(15) 迅速獲得正確的元件。 者介面圖十—圖說明物理實體轉換程式的使用 杆,甘、 使用者介面程式以批次(b a t c h )檔方式執 分彼&二功能粗略分為兩個階段,第一階段產生單一實驗 如下i第二階段為探針量測介面自動佈局與連線,其過程 驟^ 9 1第η Γ階段產生單一元件的過程顯示在第二十圖中。步 ’士 從磁碟機中取得實驗元件輸入檔案資料,例如第二 :::^的資料,步驟5215將新建的元件庫名稱76、; :二’、數兀件庫名稱78、可程式係數化元件名稱8〇、新 ί ϊΐί =20 Ϊ項參數輸入值84從輸入的檔案分離出· ϊιίίίΓ』匕暫存檔中。步驟5 2 3 °緊接著鏈結可 私式係數化7〇件庫9〇,同時步驟5 22 5將 人。然後從元件庫9。依序呼叫可程式係數化實二=匯 2輸入各=參數變化值後,步驟5 23 5產生新的實件自 件庫中。重覆循環相關的二:G所 有Κ驗兀件都自動產生出來為止。 置到所 第二階段探針量測介面自動 第二十—圖中。步驟5 245從磁碟機中取St過2顯示在 案資料,例上第二十四圖所示,步驟5 2 5 0 ;:;: = 名稱76,、新疋件名稱86,、探針量測介面型=的兀件庫 擺置順序2寻内容從輸人的檔案分離出〜二二件· 5 2 5 5存入暫存檔令。步驟5 2 6 0從磁碟機_取尤在步驟 面型態應對棺,步驟5 2 6 5解讀出各探 H量y 200418113 五、發明說明(16) ΐί Ξί f f序的方式。步驟5 2 70將前兩個步驟所取得的 新ί的:::二 介面程式所需規格。步驟52 75鏈結 垃將所有的實驗元件自動襬置到探針量 儲二 並元成接腳連線。最後步驟5 2 8 0將完成的資料 探:量測介面的種類、$態、數量與位置順序的調整 ΐί 了 t二圖所示。當使用者想要調整任何—組實驗元件 ’ $ 比例時,本發明提供一種簡便的途以
Si抽換實驗元件,此方法係將各功能 1的=寸變化組合方式,在建構輸入檔案時就一併 部分分為典型值92、最差化94及最佳化96三個 9 8 a及最差化刀睡依其重要性編排優先權,例如典型值陣列 1重要性陣列98b,當調整測試用晶片面積比例時,依 :刪Ϊ I ΐ順位抽換探針量測介面,從優先權最低者開 事塑各一來,實驗兀件的抽換可被迅速執行且又不 曰^探針1測介面的完整性。 採用^ i i ΐ圖顯示探針量測介面的接線修都。本發明所 接I Ϊ ί ί ί測介面在實體實驗元件佈局置放窗與各探針 (Α)所二連,已採取預先連線方式處理,如第十四圖 準則的賴r有金屬連線的寬度及間距皆符合各製程設計 倣畏祛仆』。佈局工程師不必再對整體探針接墊陣列10 〇 驗亓株1 n ,僅需就實體實驗元件佈局置放窗104與實 ** 、 的連接點10 6作最佳化的修飾即可。 、 以上對於本發明之實施例所做的敘述係為闡明之目
200418113 五、發明說明(17) 的,而無意限定本發明精確地為所揭露形式,基於以上的 教導或從本發明的實施例學習而作修改或變化是可能的, 實施例係為解說本發明的原理以及讓熟習該項技術者以各 種實施例利用本發明在實際應用上而選擇及敘述,本發明 的技術思想企圖由以下的申請專利範圍及其均等來決定。
第21頁 200418113 圖式簡單說明 對於熟習本技藝之人士而言,從以下所作的詳細敘述 配合伴隨的圖式,本發明將能夠更清楚地被瞭解,其上述 及其他目的及優點將會變得更明顯,其中: 第一圖係以往的新製程專案的開發流程圖; 第二圖係第一圖的流程中規劃元件的架構及數量的流 程圖; 第三圖係第一圖的流程中佈局工程師以手工方式繪製 每個實驗元件的流程圖; 第四圖係第一圖的流程中實驗元件的檢查流程圖; 第五圖係第一圖的流程中調整實驗元件數目的流程 圖; 第六圖係根據本發明的實施例中實驗元件庫的工作流 程; 第七圖係根據本發明的實施例中探針量測介面的新開 發流程; 第八圖係根據本發明的一個探針接墊陣列的示意圖; 第九圖係將實驗元件放置於第八圖中的探針接墊之間 的不意圖, 第十圖係根據本發明的實體實驗元件佈局置放窗的示 意圖; 第十一圖係運用第十圖中的實體實驗元件佈局置放窗φ 擺置實驗元件的示意圖; 第十二圖係本發明的實施例中實驗元件擺放在實體實 驗元件佈局置放窗中的條件的示意圖;
第22頁 200418113 圖式簡單說明 第十三圖係本發明的實施例中實體實驗元件佈局置放 窗的連線方式的幾組典型的模式的示意圖; 第十四圖(A )係本發明的實施例中已預先完成連線的 探針量測介面型態的示意圖; 第十四圖(B)係將實驗元件放置於第十四圖(A)中的探 針量測介面中的示意圖; 第十五圖係本發明的實施例中製作實驗元件的要素及 建立實驗元件原型的流程; 第十六圖係本發明的實施例中設定實驗元件參數的流 程 第十七圖係根據本發明的可程式化係數元件的程式範
例 第十八圖係本發明的實施例中實驗元件形狀變化的示 意圖; 第十九圖係本發明的實施例中探針量測介面的產生流 程; 第二十圖係本發明的實施例中產生單一實驗元件的示 意圖; 第二十一圖係本發明的實施例中探針量測介面自動化 佈局與連線的示意圖; 第二十二圖係本發明的實施例中探針量測介面的抽換φ 方法的示意圖; 第二十三圖係本發明的實施例中探針量測介面的接線 修飾的示意圖;以及
第23頁 200418113 圖式簡單說明 第二十四圖係本發明的實施例中各種不同參數變化的 實驗元件資料檔案内容的一個範本。 圖號對照表: 10 探針接墊陣列 11-15 探針接墊 21-23 實驗元件 30 實體實驗元件佈局置放窗 3 1 實體實驗元件佈局置放窗30的外圍層 32 金屬層滑執 34 實驗元件 36 實驗元件擺放的參考點 38 實驗元件的接腳可以連線的方向 40 實驗元件 42 探針接墊 48-52 實體實驗元件佈局置放窗 5 4 預先連線的金屬層 56 與實驗元件的接腳連線的金屬層滑軌 58 未與實驗元件的接腳連線的金屬層滑執 60 預先連線的金屬層 62 實驗元件連接滑軌的連線 64 元件結構圖 66 實驗元件的示意圖 68a 元件的屬性說明
第24頁 200418113 圖式簡單說明 68b 元件名 68c 元件接 68d 參數清 69a 基本設 69b 實驗元 70 實驗元 71a 使用者 71b 製程環 72 程式 74 實驗元 74a 實驗元 76 新建立 78 可程式 80 可程式 82 新建立 84 參數宣 86 探針量 88 元件擺 90 元件庫 92 元件資 94 元件資 96 元件資 98a 典型值 98b 最差化 稱 腳名稱 單 計準則 件接線方向的考量 件原型 的考量 境參數設定 件 件7 4的一角 的元件庫名稱宣告 係數化元件庫名稱宣告 係數化元件名稱宣告 的元件名稱宣告 告 測介面型態宣告 置順序宣告 料的典型值 料的最差化 料的最佳化 陣列 陣列
第25頁 200418113 圖式簡單說明 100 探針接墊陣列 102 實驗元件連接滑執的連接線 104 實體實驗元件佈局置放窗的金屬層滑執 10 6 接點
第26頁

Claims (1)

  1. 200418113 六、申請專利範圍 1. 一種自動化形成半導體實驗元件佈局之方法,用以 對一實驗元件佈局之各種可能變化自動完成各種相對應佈 局,該方法包括下列步驟: 備置一程式係數化元件,其含有至少一代表實驗元件 佈局所會變化尺寸的參數,以及該參數與佈局間 之關係; 依該程式係數化元件產生多數因應各種參數變化下之 數值化元件資料;以及 透過一物理實體轉換步驟,將各該等數值化元件資料 轉換成一實體實驗元件佈局圖。 2 .如申請專利範圍第1項之方法,更包括下列步驟:|| 備置至少一探針量測介面佈局,其具有一對應於該等 數值化元件資料所對應之測試佈局,並具有一實 體實驗元件佈局置放窗,在該實體元件佈局圖放 至該窗時,即與該介面完成相對應連接。 3. 如申請專利範圍第1項之方法,其中該備置一程式 係數化元件之步驟包括下列步驟: 設定該實驗元件佈局之類型;以及 設定該實驗元件佈局之各可變參數之位置與屬性。 4. 如申請專利範圍第2項之方法,其中該探針量測介 面佈局之置放窗具有一實驗元件佈局置放基準點,以及與φ 該基準點呈一定關係之橋接框,且該橋接框設有至少一橋胃 接點,以供選擇性地連接該實驗元件。 5. 如申請專利範圍第4項之方法,其中該探針量測介
    第27頁 200418113 /、、申請專利範圍 面佈局包含 所要實驗之 6 ·如申 墊被安排成 安排在兩個 ’ 種 對 局 汽驗元 該系統 —程式 所 係 數 一探針 件 件 實 一物理 轉 8 ·如申 面佈局之置 該基準點呈 接點,以供 9 ·如申 面佈局包含 有多數探針 $式連接至 #專利範圍 為一陣列, #探針接墊 自動化形成 #佈局之各 包括: 係數化元件 會變化尺寸 ’依該程式 變化下之數 量測介面佈 資料所對應 佈局置放窗 體元件佈局 實體轉換程 換成一實體 請專利範圍 放窗具有一 —定關係之 選擇性地連 請專利範圍 有多數探針 接墊,供探針接觸用,且各接墊依 各該橋接點。 第5項之方法,其中該多數探針接 且該探針量測介面佈局之置放窗被 之間。 半導體實驗元件佈局之系統,用以 種可能變化自動完成各種相對應佈 ,其含有至少 的參數,以及 係數化元件可 值化元件資料 局’其具有一 之測試佈局, ’以供擺放該 進行相對應連 式,藉以將各 實驗元件佈局 第7項之糸統 實驗元件佈局 橋接框’且該 接該實驗元件 第8項之系統 接墊,供探針 代表實驗元件佈局 該參數與佈局間之關 產生多數因應各種參< y 對應於該等數值化元 並具有一實體實驗元 實體元件佈局及與該 接;以及 該等數值化元件資料 圖。 ,其中該探針量測介 置放基準點,以及與 橋接框設有至少一; 中亥k針量測介 接觸用,玉々^虹 且各接墊ί
    第28頁 200418113 六、申請專利範圍 所要實驗之模式連接至各·該橋接點。
    imii 第29頁
TW92104608A 2003-03-04 2003-03-04 Method and system for automatically forming the semiconductor test key layout TW200418113A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW92104608A TW200418113A (en) 2003-03-04 2003-03-04 Method and system for automatically forming the semiconductor test key layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW92104608A TW200418113A (en) 2003-03-04 2003-03-04 Method and system for automatically forming the semiconductor test key layout

Publications (2)

Publication Number Publication Date
TW200418113A true TW200418113A (en) 2004-09-16
TWI296140B TWI296140B (zh) 2008-04-21

Family

ID=45068666

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92104608A TW200418113A (en) 2003-03-04 2003-03-04 Method and system for automatically forming the semiconductor test key layout

Country Status (1)

Country Link
TW (1) TW200418113A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613175B2 (en) 2014-01-28 2017-04-04 Globalfoundries Inc. Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613175B2 (en) 2014-01-28 2017-04-04 Globalfoundries Inc. Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit
TWI608371B (zh) * 2014-01-28 2017-12-11 格羅方德半導體公司 用於產生積體電路佈局之方法、電腦系統及電腦可讀取儲存媒體

Also Published As

Publication number Publication date
TWI296140B (zh) 2008-04-21

Similar Documents

Publication Publication Date Title
Eppinger Innovation at the speed of information
CN103093020B (zh) 访问设计规则和设计特征库的方法和系统
US7418683B1 (en) Constraint assistant for circuit design
TW495687B (en) System and method for integrated circuit design
US8516399B2 (en) Collaborative environment for physical verification of microdevice designs
US7100134B2 (en) Method and platform for integrated physical verifications and manufacturing enhancements
US6668360B1 (en) Automatic integrated circuit design kit qualification service provided through the internet
JPH1079435A (ja) 半導体開発情報統合装置
JPH10335193A (ja) 製造工程仕様作成運営システム、プロセスデータ作成システム及び半導体装置の製造方法
Al Razi et al. PowerSynth design automation flow for hierarchical and heterogeneous 2.5-D multichip power modules
TWI835895B (zh) 用於修改積體電路設計之方法、系統及電腦程式產品
CN103793547B (zh) 具有多图案化要求的集成电路的层级设计的方法
Morse et al. Interoperability: linking design and tolerancing with metrology
CN106094421A (zh) 用于执行版图 opc 处理的方法
US20220358273A1 (en) Automatic generation of sub-cells for an analog integrated circuit
CN102880733A (zh) 由展平的图形数据库系统布局进行层次重建的系统和方法
JP2004077550A (ja) マーク設計システム、マーク設計方法、マーク設計プログラムおよびこのマーク設計方法を用いた半導体装置の製造方法
US8954914B2 (en) Graphical method and product to assign physical attributes to entities in a high level descriptive language used for VLSI chip design
TW200418113A (en) Method and system for automatically forming the semiconductor test key layout
CN107103108A (zh) 布局检查系统及方法
CN1591200A (zh) 光学接近修正方法
CN107783369A (zh) 光学邻近校正的修复方法
CN114661596A (zh) 一种自动测试参数化单元功能的方法
TW569108B (en) Method of combining power lines to form standard logic unit database
CN115311419B (zh) 基于坐标映射降维和参数化配置的三维场景动态组态方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent