TW200417186A - CDMA system transmission matrix coefficient calculation - Google Patents

Description

200417186 ⑴ 玖、發明說明： 先前技術 本發明係關於無線數位通訊系統，特別是本發明係關於 無線TD-CDMA通訊接收器内用於分碼、擾碼和通道回應的 迴旋之方法和裝置，以計算系統傳送矩陣係數。 在像是由第三代夥伴計劃（Third Generation PartnershiP Project ’ 3GPP)所規定的TD-CDMA系統内之通訊期間，基地 台和使用者設備（UE)之間的每一信號脈衝都會以化分成時 槽的方式沿著訊框結構發送和接收。圖1顯示包含位於兩資 料符號叢集之間一預定中置碼的通訊脈衝時槽結構，尤其 是為了通道評估目的由基地台指派至UE的結構。中置碼資 Λ的特徵在於有許多片碼，其中Tc代表片碼期間而Lm為中 置碼長度。在接收器内運作的濾波器會將前置碼片碼轉換 成由貫體和虛數成分構成的通道回應，因為TD_CDMA系統 允汴將δ午多UE指派至相同時槽，每個都有獨一的展頻碼以 及附加的展頻因數，來分辨彼此的UE中置碼通道代表。擾 碼附加至信號上以分辨出基地台彼此，藉此避免基地台内 P干擾這有可忐發生於ϋΕ在兩鄰近基地台範圍内時。 在…、線傳送通過發射器與接收器之間的空間時，信號干 擾以及外部雜訊影響會讓接收到的信號不同於原始狀態。 •一 在通汛系統内’發展出一套對於特定基地台和UE來 5蜀的已知系統傳輸特性之代表非常有用。在3GPP系統 為此使用了係數值的系統傳輸矩陣Α以及/或其複合 (-3) 2UU41/1«() 接合調換A 一種方式， 信號資料。 。將接收到的信號 可以從所接收受到 供應至系統傳輸矩陣係數是 外部影響的信號中取得原始 、彳明k供-種資料處理的裝置和方法，其特別適用於 …擾喝和通道回應的結合迴旋，卩架構出系統傳送係 數矩陣，而仍舊能夠維持和在分別執行每一迴旋時相同之 電路大小和執行時間。 at發明包含特別是處理-系列雙元素資料值MV“像 疋複數代表）的裝晋采口 t、、土 #方法’其中整數m從1到X的資料值vm 對應至具有N位元二進位值的第一元素、和第二元素 其中N為正偶整數’來產生一系列資料值V、至V、，其中每 一，整數P從的資料值v，p對應至第—元素A、和第二元素 B p較好疋，一系列資料值％至、代表具有”展頻因數（其 中Μ為整數並且2msN)的通訊信號之通道反應值。在這種案 例中N位it —進位值代表隨複通訊肖冑的通道碼值，並且 系列氣料值V !至V ’ y代表一列系統傳輸矩陣值，N較好是 2的乘方。 在此提供第一元素位移暫存器心和第二元素位移暫存器 L，每個暫存器Rl、I都具有一系列N位置Ci，每個整數i 都從1至N，每個暫存器Rl、都分別隨附第一元素加法器 電路八丨，丨、A〗,2，以及第二元素加法器電路人2 1、八2 2。 每個加法器電路都具有一系列N/2選擇性可控制輸入“， 每個整數k從1至N/2。每個加法器電路輪入都和不同的暫存 器位置耦合，來接收其資料。透過隨附個別暫存器位置的

I 200417186 ⑼ 控制位元可控制每個加法器電路輸入，其中控制位元會集 體回應N位元二進位值。每一隨附暫存器Rr的位置α之控制 位元Bi和隨附暫存器Rl的位置Ci之控制位元Bi相同，其中每 一整數i從1至N，如此根據控制位元之值，輸入會接收來自 其耦合位置的資料，當成接收的資料之值或反向值。每個 加法器電路都具有一輸入，用於輸出其個別可控制輸入所 接收的值總合。 較好是，第一元素加法器電路All和暫存器1耦合，如此 輸入Ik接收來自暫存器位置CZk-i的資料，其中每個整數[ 從1至N/2。第二元素加法器電路Au和暫存器心耦合，如此 輸入Ik接收來自暫存器位置C2k的資料，其中每個整數i 至N/2。第一元素加法器電路Αι，2和暫存器h耦合，如此輸 入ik接收來自暫存器位置C2k的資料，其中每個整數至 N/2。第二元素加法器電路Ay和暫存器ι耦合，如此輸入

Ik接收來自暫存器位置（：&_；!的資料，其中每個整數kMi至 N/2。 第一元素結合器電路耦合至第一元素加法器電路Αιι、 A!，2的輸出，用於輸出處理值v，p的第一元素值A，。第二元 素結合器電路叙合至第二元素加法器電路A。、P A2 2的輸 出，用於輸出處理值V，p的第一元素值B、。 暫存器Rr、R,可操作將其個別位置的資料位移，並接收 新的資料而產生下一個處理值V，p + i。較好是，暫存器r〗、 R2可操作來將個別位置Ciu至位置Ci的資料位移，其中每個 整數i從2至N，並在位置C1内接收新資料而產生下一個處理 值〇 200417186 Μ) =是，所提供的控制電路可根據通訊(對應至要處理的 值串歹”的展頻因數’操作來控制暫存器和加法器電 工制電路可操作來依序將一系列資料值v,至以跟著一 系列叫零值）輸入至暫存器n/2m次，以產生N/2M ^資料值 =νν其中，每一代表一列系統傳__。 曰<Ν時，控制電路可操作來選擇性啟動和關閉加法器電 路的輸入，如此每次一系列資料值¥丨至、輸入暫存器内， 來自每-暫存器不同2μ輸入集合就會啟動，而其他加法器 輸入則關閉。 較好是，暫存器R# R2為每個位置具有？位元的Μ位置型 (N喝’用於透過迴旋移動通道回應。在多卫器内，將使 用以金字塔方式連接的最佳最少數量加法器來執行代碼之 增質’以簡化構造。利用包含從二進位表示至複雜表示而 當成整個方法一部分的通道碼轉換，“匕可從装置内消除 不必要的加法器。 精通此技術的人士從下列說明中就可了解到其他目的和 優點。 實施方式 底下將參考附圖說明較佳且鞅杳说加 廿丄 干'往具體實施例，其中相同的號碼 代表相同的元素。 請參閱圖2A和2B，其中分別說明電路圖1〇〇和2〇〇，用於 執行TD-CDMA時槽隨附的一系列實質和虛數通道回應片碼 值之迴旋。通道回應值區分成實質部分CRR和虛數部分 CRI。電路1〇〇會處理實質通道回應CRR ’而電路2〇〇則處理 虛數通道回應CRI。 200417186 ⑼ 在圖2A内’暫存器Rr較好是臟暫存器，可接收通道回 應CRR的實數部分。暫存器Rr的每個位置⑽=〇至哨個位 置具有F位元，其中F為選取的資料位元大小，較好是1〇。 對應至較佳通道碼大小的位置數目前在3Gpp内指定為Μ， 並且較好是數字2的乘冪。實數成分電路1〇〇包含複數個元 素A1_A14,每一加法器元素都具有兩輸入一輸出（為該兩輸 入的合）的加法器。加法器元素A1_A8較好如圖4内所說明來 設定。加法器元素A9-A 14較好是簡單加法器。 加法1§兀素A卜A2、A3、A4接收來自暫存器、奇數位置 的輸入並在其輸入對上執行加法或減法。類似地，加法 器元素Α5、Α6、Α7和Α8耦合至暫存器Rr，以在通道回應值 上執行加法或減法，但是只在暫存器Rr的偶數位置上運 作。集合來說，加法器元素A1-A4、A9-A11形成一個加法器 樹枝狀電路，具有由元素A1-A4定義的輸入以及元素All定 義的輸出。類似地，加法器元素A5-A8、A12-A14形成第二 加法器樹枝狀電路。加法器樹枝狀電路的隨附暫存器Rr， 計算出自由暫存器、所處理的CRR值之處理值虛數部分。 用來當成控制信號，具有位元CC0至CC15的通道碼CC會 輸入至加法器元素A 1至A 8。二進位通道碼根據個別控制位 元控制加法器元素A 1至A8執行加法或減法，較好是當通道 碼CC位元=0時為加法並且當通道碼CC位元=1時為減法。 圖4說明輸入加法器元素A1具有一個加法器A1，以及兩個 二的互補裝置TCH、TC2之較佳構造。輸入CRR1和CRR3接收 暫存器Rr第二和第四位置Cl、C3内含的實數通道回應值， 由二的互補裝置TCM、TC2來處理。利用加法器ΑΓ加總二的 200417186 ⑴ 互補裝置TCI、TC2的輸入，而達成CCR值加法或減法。這 兩互補裝置TCI、TC2利用將值或其二的互補傳遞至加法器 ΑΓ ,以便在輸入值上操作。16位元通道碼控制信號cc的第 一位元CC1利用二的互補裝置Tc 1執行操作判斷，而通道碼 的第四位元CC3則利用二的互補裝置TC2執行操作的判斷。 請參閱圖2A，加法器A9執行由A1和A2執行的加總之彙 總。類似地，加法器A10執行A3總合和A4總合的加總，加 法器A12執行A5總合和A6總合的加總，並且加法器八13將A7 和A8加在一起。加法器A11利用將八9和入1〇的總合加起來以 產生輸出AC,就是實數通道回應值的實數部分。輸出 jAD(實數通道回應值的虛數部分）為加法器八14所產生的加 總，就是加法器A 12和A 13的輸出加總。 如圖2B内所示的處理電路2〇〇構造類似於圖2a内所示的 電路1〇〇。不過，位移暫存器Ri接收通道回應的虛數部分 CRI。加法器元素A15至A28對應於加法器元素auai4，產 生具有兩隨附加法器樹枝狀電路的暫存器圖2b内所示 電路200的加法器樹枝狀電路之兩冑& &圖内所適用於 電路⑽的相反，其巾對應、至實數部份_示#成輸出BD的值 來自暫存III的偶數位置，並且對應至虛數輸出jBc的值為 暫存裔I奇數位置的最後總合。關於偶數和奇數暫存器位 置的實數和虛數輸出之組態可完全反肖，並獲得一樣的結 果。尤其是，以圖2A和2B内交換的暫存器心和〜來說，輸 出AC和jBC得自於偶數暫在哭#里a τ曰仏衲数货孖器位置並且輸出6£>和jAD則得 自於奇數暫存器位置。 髻 雖然圖2A和2B的暫存ρ较< 女& m 节仔益已經各自用16位置來代表，依照

I 5

本發明的通道回 的暫存 應值之迴旋通常可使用具有2N暫存器位置 成’並且結合所有據此設定的多或少加沬 益’以執行偶數和卉叙斛六怒/班 加去 &和奇數暫存器位置上的加總。 200的四個輸出值AC、BD、jAD和jBC代表乘法 异的貫數和虛數部分，如方程式1内所示： AH-(A+jB)*(C+jD)方程式 1 八中A通道回應的實數部分，B為通道回應的虛數部分，並 且八中C對應至通道碼cc的位元Cl、C3、C5、C7、C9、C11、 3 C15 D對應至通道碼的位元c〇、C2、c4、c6、c8、C1()、 C12 C14。每個通道碼位元代表純實數或純虛數之值。因 此，加法器樹枝狀電路可連線至暫存器心和心的所有奇數 或所有偶數位置。依照本發明用於判斷哪個通道碼位元為 實數或虛數所使用的加法器樹枝狀消除了乘法器的需求， 乘法器會消耗較多的硬體空間。 如圖3内所示，提供額外電路來結合電路1〇〇、2〇〇的加法 器樹枝狀，產生用於架構系統傳輸係數矩陣複合連接調換 AH的係數值（對應至實數和虛數輸出值）。減法器s丨隨附於 電路100的輸出AC以及電路2〇〇的輸出B〇 ,以減去已處理的 實數通道回應信號的實數部分以及虛數通道回應信號的實 數部分。加法器A29隨附於電路2〇〇的輸出jBC以及電路 的輸出j AD，以將已處理的虛數通道回應信號的虛數部分以 及實數通道回應信號的虛數部分相加。然後將加法器a29 產生的加總傳遞過用於虛數輸出的二的互補裝置TC3，而產 生A矩陣的複合連結。在本發明的其他具體實施例内，已將 裝i TC3省略，因此允許圖2A、2B和3的電路產生A铒陣， (3) (3)200417186 其在CDMA信號的處理中也非常有用。 較好是，通道碼CC為方程式2所示16位元長擾碼S和修改 過的16位元展頻碼SCM之互斥（XOR)運算，所建立的16位元 長二進位數。 CC=S XOR SCM 方程式 2 若要產生16位元SCM，利用重複展頻碼SC的第一 SF位數， 直到產生16位元值來修改展頻碼Sc，其中SF為展頻因數 值。例如，對於展頻碼因數SF8以及展頻碼S00011 1111 0〇〇〇

1010來說，修改過的展頻碼SCM=0011 1111 0011 1111即是SC 的前八個位數重複了兩次。以此方式建構的通道碼提供了 通道重複CR值、展頻碼SC和擾碼S迴旋所需的裝置。通道 碼cc在迴旋處理期間仍舊固定，因為展頻因數SF和擾碼s 设定用於已處理的特定uE/基地台通訊。藉由結合所有操作 (即是擾碼和展頻碼結合）取代在個別處理階段内分別執 行’如此就可省略乘法器。在所公佈的設計中可將加法器 所需的數量最佳化。 16位元通道碼CC會當成控制信號連續呈現給圖2A的第一 階加法器元素A1至A8以及圖2B的加法器元素A15至A22，用 於判斷輸入加法器的值在加總之前是否無效或仍舊相同。 如上提及，每一加法器都受到通道碼位元（用輸入加法器的 暫時位置來修正）控制。例如，加法器A丨受到通道碼位元 和CC3的控制，如圖2A内所是對應於暫存器Rr的位置〇和 C3 〇 此外，電路100、200和加法器樹枝狀電路的運算都受到展 頻因數SF的控制。在較佳具體實施例内，其中使用，16位置 (4) (4)200417186 暫存器，展頻因數的可能值為卜2、4、8或16。每組通道回 應CR要由每一電路100、2〇〇執行的完整處理週期數量取決 於關係16/SF，例如對於展頻因數SF=16而言，處理電路1〇〇、 200會操作CR值一個週期，對於sp = 4則處理CR值4次（16/4)。 暫存器一開始在所有位置上都為零值，一旦開始週期處 理，第一 CR值會初次輸入位置co並且每一位置ci(值=〇)的 内容會往右移動一個位置。暫存器Rr的位置c〇接收實數成 分’並且暫存器1的位置C0則接收虛數成分。複合係數值 根據暫存器值计算並從圖3的結合電路輸出，並如上述選擇 性控制加法器樹枝狀。然後再次位移暫存器位置的值，如 此暫存器位置Ci中i>i接收來自暫存器位置Ciel的值，並且 下一個CR值輸入位置C0，分別用於每一暫存器Rr、&。然 後在週期期間處理會重複至整組CR值都依序輸入位置 C0-C15。當整組的所有CR值都已經輸入，處理會繼續將零 值輸入位置C0和每個依序位置，直到最後一個<：^值移出位 置C15。因此，對於CR組N值而言，在每個運算週期都有N+15 輸出值。一般而言，在系統用χ暫存器位置設定之處，運算 週期會從一組N值產生N+(X-1)輸出值。 在母個處理週期輸入加法器樹枝狀電路的作用輸入數等 於16/SF ,當CR值處理超過一次，即是SI^16，則每一週期 會啟用不同的輸入組。對於展頻因數SF；=8而言，第一運算 週期由通道碼CC0至CC7的前八位元所控制。如此，圖2八的 加法器元素A卜A2、A5、A6和圖2B的加法器元素A15、A16、 八1.9和八20會啟用來接收來自位置（：〇至（：7之值。在此第一運 算期間，所有剩餘輸入若接收零值也會運作。 (5) (5)200417186 在第二週期期間，加法器元素A3、A4、A7、辦A17、 A18、A21、A22的輸人都會啟用，以接收來自暫存器^和 R!的身料並且取消其他加法器樹枝狀輸入。對於展頻因數 S 2而口作用輸入較好是第一週期來自暫存器位置C0、 C卜第一週期來自C2、C3,如此最後第八週期就為。。 圖2A和2B的轉換器1〇1產生回應至展頻因數sf的啟用信號 E據此控制來自暫存器％和Ri的加法器元素輸入之啟用。 圖5顯示尺寸HxW的系統傳輸係數矩陣ah的方塊圖，其中 H= 16為根據通訊系統的較佳最大可能向量數。為了填滿矩 _ 陣的十六列，將再通道環應順序上執行十六次運算週期， 每一運算週期都由通道碼控制，以判斷ah矩陣上一列向量 之值。對於一系列N值其中N=57而言，每一矩陣列包含w = 72 值，如此會處理該系列直到最後一個N值通過最後一個暫存 器位置。N、W和Η可根據特定通訊系統而改變。 在3GPP内，標準資源單元RU由展頻因數SF所定義·。展頻 因數SF代表特定RU的每位元片碼數，或位元率。因此，具 有展頻因數SF = 8的RU其位元率為具有展頻因數SF=16的RU φ 之兩倍。如此，如圖5的列7和8内所示，矩陣Α η的一列用於 展頻因數為16的每一 RU，如此只需要一個通道回應值設定 過暫存器^和h的處理週期。展頻因數等於8的RU需要兩 個處理週期，因此佔用矩陣的兩列。對於展頻因數等於4 而言，RU佔用矩陣的4列用於通過四個通道回應。類似地， 展頻因數等於2的RU佔用8列’並且展頻因數等於1的RU佔 用全部16列。該系統設計成若佔用15列，將以展頻因數等 於16執行RU的最終運算。否則’矩陣的最後一列會缚滿零， 9 (6) (6)200417186 因為其他任何展頻因數都無法填入一個矩陣列内。類似 地’對於其他所有組合而言，當佔用剩下的列，系統會用 適當的展頻因數容納。 如圖5内所示，對於展頻因數16而言，矩陣的所有列都填 入計算過的迴旋結果係數值。對於其他所有展頻因數而 由於啟用化號E控制加法器樹枝狀輸入，在矩陣列一端 或兩端上會產生連續零的區塊，而在處理期間強迫選擇的 零值。例如，對於展頻因數81? = 8而言，因為只啟用暫存器 前8位置隨附的輸入，所以列i的最後8個值為零，並且在第 _ 一操作週期的最後8週期包含零值。類似地，因為位置c〇 至C7I^附的加法器樹枝狀輸入未啟用，並且在第二通過的 頭8處理反覆時位置以至C15具有零值，則矩陣（隨附第二處 理週期結果）内列2的前8值為零。 圖ό顯不在展頻因數SF==1的加法器元素上啟用信號e的效 果。在通道回應的第一通過期間，因為受到啟用信號E的控 制，從位置C1至C15的加法器樹枝狀輸入並未啟用，所以加 法兀素A5和A19只會處理來自位置c〇的輸入。在第二通過 · 期間’當只有暫存器位置C15提供啟用的輸入給加法器，則 來自暫存器位置C1的輸入提供單獨輸入至加法器樹枝狀等、 等，直到第十六週期。 - 雖然已經藉由參考某些特定具體實施例來說明部分本發 明，這些細節用於指示而非限制。精通此技術的人士就能 了解，在不悖離此處說明的本發明精神和領域之下，可對 結構以及操作模式方面可進行許多修改。 圖式簡單說明 10 (7)200417186 il 11員示一包含多重片碼的中置碼之時槽結構， 作其上。 本發明運 圖2八顯示用於將通道回應的實數部分迴旋的较置 圖2B顯示用於將通道回應的虛數部分迴旋的装置。 圖3顯示用於將圖2A和圖2B裝置的輸出加總，以產生 建構系統傳輸係數矩陣的實數和虛數輸出之裝置。 用於 圖4顯示顯示用於圖2A和圖2B的加法器樹枝狀輪 佳電路。 ^ 入之較 圖5顯示系統傳輸矩陣複合連結調換ah的尺寸。 圖6顯示展頻因數1的系統傳輸矩陣複合連結調換ah之尺 寸0

圖式代表符號說明 100 電路圖 200 電路圖 A1 _ A14 元素 Rr 暫存器 CC 通道碼 CCO至 CC15 位元 TCI 二的互補裝置 TC2 二的互補裝置 AC 輸出 jAD 輪出 Ri 暫存器 A15-A28 元素 BD 輸出 11 200417186 ⑻ jBC 輸出 101 轉換器

m 12

Claims (1)

1. (9) 200417186 拾、申請專利範圍： 1· 一種用於迴旋一通道數碼與一分碼多重存取(Code Division Multiple Access，CDMA)通信信號之複數個接收通道回應值的裝置，以產生一傳 送矩陣係數，該裝置包含： 一實數成分位移暫存器Rr與一虛數成分位移暫存器民，各該暫存器皆 具有一系列2N位置； 一第一實數成分加法器電路，其具有一系列2叫選擇性可控制輸入，其 係與該暫存器Rr於該2"^偶數位置耦合； 一第二實數成分加法器電路，其具有一系列2Ν]選擇性可控制輸入，其 係與該暫存器R!於該21^奇數位置耦合； 一第一虛數成分加法器電路，其具有一系列2ν-ι選擇性可控制輸入，其 係與該暫存器Rr於該2Ν奇數位置耦合； 第一虛數成分加法器電路，其具有一系列2ν-ι選擇性可控制輸入，其 係與該暫存器馬於該2N偶數位置耦合； 、實數成刀結合H電路，其柄合至該第_與第二實數成分加法器電路， 以輸出一結合實數成分值； —虛數成分結合器電路， 以輸出一結合虛數成分值 其搞合至該第一與第二虛數成分加法器電路， :以及 \與&可#作以當在該第一位置接收一新值時，依序將該通 道回應值-次位移-位置，以產生下一組通道回應值。 % 2·如申請專利範圍第丨項所述 裝置’/、中各該每一輸入係可經一位於該 / 13 2o〇417186 通道數碼中之二進位控制位元而可控制，該控制位元皆相關於一 2N位元 二進位值且與該暫存器Rr之一位置關聯之各該控制位元係相同於與該 暫存器馬虫一對應位置相關之控制位元，根據該控制位元之值，使得該 輸入接收一來自其耦合位置的一資料，當作該接收資料之一值或是一反 向值。 3·如申請專利範圍第1項所述之裝置，其中，該通道回應值為一系列之X 值’且該通信信號具有一展頻因數2M，其中Μ為一小於等於N之一正 整數’且一系列之γ值代表一列系統傳輸係數矩陣值，該裝置更包含： 一控制電路，係根據一對應至要處理的該系列χ值的通信系統之該展頻 因數，可操作控制該暫存器與該加法器電路； 遺控制電路可樹乍以在一系列之^零值之後，連續輸入該系列之χ值 於騎存li 2Ν Μ次’以產生2Ν·Μ次系列之該γ資料值，其中，γ=χ+2Ν七· 當2Μ<2Ν時，該控制電路可操作以選擇性啟動與關閉該加法器電路之輸 入’使得該系列之X值每-次被輸入至該暫存器時，一相異組之^輸 入自各4暫存n啟動’而其他加法器之輸人則被關閉。 ’各該加法器電路係包含一 2n_ 4·如申請專利範圍第1項所述之裝置，其中 加法器之樹(Tree)。 罝，/、中N=4，使得各該暫存器具有十 電路具有人個輸人與蝴加法器之樹 5·如申請專利範圍第4項所述之裝置，其中n==4， 六個位置，且其中各該加法器 (Tree) 〇 6.如Φ諸直4丨丨炫阁钹ς τδ私：左丄a _

   200417186 ⑼ 接收來自與該輸入相符的暫存考— 接收直至該加法器之樹(Tree) /而當’m控制元為-時，發送該 的互補。 零時，聰送該接受值之二 7·如申請專利範圍第1項所述之裝置，其中·· 含一減法器，用於在與該虛數成分暫存器 以產生該結合的實數 成分值；以及 =電路的軸射齡—赫錄成分暫存 盗Rr麵a之鱗-魏成分加法_路的輸出值，

   該虛數成分結合器電路係包含： 一加法器，用於在與該虛數成分暫存器RI耦合之該第二虛數成分加 法器電路的輸出值中加上一與該實數成分暫存器RR耦合之該第一 虛數成分加法器電路的輸出值，以產生一加總值；以及 一麵合至該加法器之二的互補電路，用以接收該加總值並產生其二的互 補’來當作該結合的虛數成分值。 m 15