TW200417143A - Digital filter circuit and method for blocking a transmission line reflection signal - Google Patents

Description

200417143 玫、發明說明： 【發明所屬之技術領域】 本發明係普遍關於傳輸線終止器，且更尤甚者，係關於 一種數位濾波器電路及用於阻擂傳輸線反射信號之方法， 該傳輸線反射信號係由一耦接至該傳輸線其中一末端之不 完整終端阻抗所引起。 【先前技術】 為了在一網路内妥善地傳送資料，該網路之傳輸線上之 反射信號必需受到管理。反射信號通常係藉由在傳輸線之 輸入和輸出兩側以該線之特性阻抗終止該傳輸線而予以避 兄。然而’使用兩傳輸線末端終止之其中一個缺點為終止 電阻所消耗之功率量。 【發明内容】 先前技藝之缺點已予克服，且附加優點係經由一用於一 裝置之阻擒滤波器而予以提供，其中該裝置接受來自一傳 輸線之信號。阻擋濾波器包含一用於產生一遮罩脈波之脈 波產生咨’該遮罩脈波係經時序安排且持續期間充足而於 該裝置貫質阻擋一接收自傳輸線之信號内之反射信號，其 中该反射信號係導因於傳輸線之不完整終止。濾波器進一 步包含用於結合遮罩脈波與所接收到之信號之邏輯電路， 致使反射信號係於阻擋濾波器藉由遮罩脈波予以阻擋。 在另一觀點中，提供一包含一匯流排系統之網路，該匯 流排具有一未經完整終止之傳輸線，其中一反射信號隨著 一信號穿越傳輸線傳輸時而產生。該網路進一步包含一連

O:\89\89474 DOC 200417143 接至傳輸線用於接收該信號之裝置。該裝置包含一具有一 脈波產生器用以產生一遮罩脈波之阻擋漉波器，該遮罩脈 波係經時序安排且持續期間充足而於該裝置阻擋反射信 號’以及用於結合該遮罩脈波與該接收自傳輸線之信號的 邏輯電路，其中該反射信號係由該遮罩脈波予以阻擋。 在又一觀點中，提供一用於濾波接收自一傳輸線之信號 的万法。該方法包含：產生一遮罩脈波，該遮罩脈波係經 時序士排且持續期間充足而於一連接至該傳輸線之裝置阻 擋接收自孩傳輸線之信號内之反射信號，該反射信號係由 傳輸線之不完整終止所產生；以及結合該遮罩脈波與該接 收到的信號，其中該反射信號係由該遮罩脈波予以阻擋。 額外的特徵及優點係經由本發明之技術予以實現。本發 明足其它具體實施例及觀點係在本文中予以詳細說明且係 視為所主張之發明中的一部分。 【實施方式】 將終止電阻應用於網路傳輸線末端時之一個問題出現在 如圖1所繪之複雜網路内。在圖丨中，一主控裝置1〇，例如 電月1¾，可透過傳輸線12將信號驅向複數個附從裝置14，在 本實施例中為附從裝置丨至附從裝置12。圖丨之網路拓撲中 的每一個附從裝置舉例各包含一個感測器或促動器。鑑於 網路拓撲之複雜度，於傳輸線末端正確地施加終止因特定 線可具有多重末端而會是困難的，且某些附從裝置應該終 止該線，而大部分附從裝置則不應該終止該線。 用於驅動及終止-傳輸線之傳統技術係在圖2予以概要

O:\89\89474.DOC 200417143 表示，。在本實施例中，傳輸線TL係由一來源信予以驅 動且該線之輸入係由電阻RIN予以終止以及其輸出係由電 阻RL予以終止。若兩電阻之電阻值皆等於傳輸線之特性阻 抗ZO，則不會發生反射且高速資料通信係可行的。然然， 如人們所知，功率係本發明所存在的問題，理由在:二止 電阻之功率耗散。該問題可藉由將負載電阻RL連接至1 鎖。„而非接地連接予以$分解A，以至文沒有靜態功率耗 政。然而’孩解決方案並未解決如何在一如_工所示之複雜 系統中安插終止電阻的問題。 當傳輸線輸出端之電阻性終止得以,忽略，或無法予以使 用時’傳輸線可藉由圖3所緣之電路圖予以表示。在該實施 例中，傳輸線TL係由電[(VS和輸入終止電阻灯予以驅動。 輸出端之電容性負載CL表示附從裝置之負載。當輸入電壓 由電壓V下降至零時，圖4所示之波形可在傳輸線之輸入端 看到且圖5料《波形可在傳輸線之輸出端看到。這些波形 係對終止電阻値之不同電阻值予以表示。對於終止電阻 值等於傳輸線特性阻抗Z⑽情形，輸出電壓在—初始延遲 <後呈現-由RT和CL所決定之指數衰減，其中該初始延遲 係由信號從該線之輸入流向輸出所需之時間所導致。於該 線《輸入端，電壓因虹與傳輸線特性阻抗之間的分壓而立 :下降至V的-半。在—等於兩倍信號行進傳輸線長度所需 間<延遲<後，由傳輸、線輸出端之電容負載所導致之反 ^返回輸入端。該反射在消散至輸入端终止電阻之前使得 命入線電壓突起（例如回到電壓V)。之後，輪入電壓呈指數

OA89\89474.DOC 200417143 衣減。對於較低之尺丁電阻值並 、 私| m，、知生的反射愈多，但信號安 疋至最終值之速度愈快。因此，在輸入端施加一電阻值小 於特性阻抗zo之終止電阻會是有利的。 圖6描緣-傳輸線或匯流排系統之另—個模型。在該電路 圖中，增加電容⑽以製作—共模濾波器在-傳送裝置之 輸出端與傳輸線之輸人端（查看，）之間連接的電容模型。 傳輸線之輸人端和輸出端的實例性降緣衍生信號係繪製在 圖7中。這些信號與描緣在圖4與5中的信號類似，但圖仏 尖學反射係藉由電容CCM予以降低。結果是在傳輸線輸入 端有-個反射凸塊。在該線的中間，產生一形狀介於圖7之 輸入與輸入傳輸線信號形狀的信號，得到一個較小的反射 信號。因此’在一例如圖以斤繪之複雜系統中，該等靠近一 傳輸線輸入端附近的附從裝置節點會看到一個額外的數位 脈波，孩數位脈波會影響裝置的效能。例如，若一裝置利 用接收到的信號驅動-時脈，有可能因為該反射信號而不 正確地感測到一額外的時脈脈波。本發明之一個目的在於 實質阻擒這些反射信號或凸塊至一裝置（例如連接至該傳 輸線的附從裝置）所接收的範圍。 圖8描繪一裝置或接收器1〇〇的具體實施例，該裝置或接 收器1〇〇包含-用於移除一接收反射信號的阻擋濾波器 120。接收器100包含一比較器11〇，該比較器ιι〇將所接收 之匯流排電壓（VIN)與一參考電壓（VREF)作比較。比較器 110之輸出在匯流排電壓通過該參考電壓時變化。回應反射 信號或凸塊’ 一額外的脈波如圖1〇所示會在比較器丨ι〇之輸 O:\89\89474.DOC -9- 200417143 出端隨著接收之信號下降至接地而產生（查看信號（A))。當 參考電壓接近反射信號的電壓時，額外的脈波會破壞接收 電路的邏輯，尤其是在接收器利用接收到的信號以擷取一 時脈信號的情況下。因此，阻擋濾波器1 2〇之功用在於抑制 任何會在接收信號之升緣或降緣從一反射信號產生的額外 脈波。 抑制反射信號之一個可能性在於使用如RC滤波器一般 的漉波器。然而，該濾波器之缺點在於延遲之導入。該延 遲可用一容許初始信號邊緣轉移通過之濾波器（如本文所 述）予以避免，但可阻擋額外的反射脈波。該電路之一個具 體貫施例係描繪在圖9中，其中電路中各個節點之信號係反 應由電壓v下降至接地之接收電壓（VIN)而予以表示在圖1〇 中。 圖9之濾波器電路包含一接收來自傳輸線之接收電塵信 唬（VIN)作為輸入的及閘13〇，並從該及閘n〇輸出一電壓 (V〇Ut)而為接收器（例如主控或附從裝置）所用。及閘130之 第二輸入係接收自一反相器150，該反相器150係由來自一 脈波產生器140之輸出予以驅動。產生器14〇係由及閘13〇之 輸出予以驅動。開始時，脈波產生器14〇之輸出為低位準， 以致反相器150輸出一高位準信號予及閘13〇。因此，輸出 信號Vout與輸入信號VIN等同且輸入信號之初始降緣係立 即地呈現於輸出端。該位於輸出端的降緣啟動脈波產生 器。脈波產生器所產生的脈波係由反相器15〇予以反相，以 致一低位準信號送至及閘13〇。因此，輸出電壓ν〇Μ回應脈 O:\89\89474.DOC -10- 200417143 波產生器之遮罩脈波而維持低位準，且出現在輸人vin之反 射脈波係τ 5m擒°上述係圖示於圖i G中，其中接收信號 (vin)之初始降緣係描繪在曲線圖（A)中、輸出信號（v〇叫 係描緣在曲線’）中，且遮罩信號係描緣在曲線圖（c)中。 _描緣阻擒遽波器中脈波產生器⑽之一個具體實施 例’其包含與圖9所緣相同之及閘13〇和反相器15〇。脈波產 生器140係#由-記憶元件142(亦即正反器ffi)和一延遲 電路144予以實現（在本具體實施例中）。記憶元件142係藉由 輸出信號Vout之降緣(查看圖12之曲線圖⑽予以設置，且 元件142之輸出Q走向高位準(查看圖12之線圖(C))並驅 動反相器150和及閘130，使得源自接收信號（VIN)之反射脈 波（查看圖12之曲線圖（A))受到阻擋。元件142之輸出亦驅動 -延遲電路丨44。在-特定延遲之後，延遲電路144之輸出 (查看圖12之曲線圖(D))走向高位準且記憶元件142遭到重 置因此it件I42之輸出為低位準且接收信號⑺N)再次 地控制輸出信號（VGUt)。同樣地，延遲電路⑷遭到重置致 使其輸出走向低位準且電路係再次地準備於下—個降緣出 現後阻擋一反射。 當接收信號（VIN)之反射脈波未在脈波產生器所設定的 時間延遲内完全下降時，如圖14料（比較圖12之曲線圖㈧ /圖曲、.泉圖（A》，圖Ud皮器電路仍然有可能於輸出 乂_產生—額外的反射脈波（這會導致V_看起來像彻的 非期望效應）。該可能性可藉由增加阻擔脈波之持續期間而 加以避免’但會同時增加錯失下—次接收輸入信號升緣的

O:\89\89474.DOC 200417143 風險。另一個為了加長遮罩脈波而使用邏輯電路係描繪在 圖1 3中。在孩電路中，延遲電路丨44所產生之重置脈波利用 一第二反相器12 155和及閘A2 160(查看圖14之曲線圖 (D)) ’只要輸入信號為高位準就會遭到阻擋。因此，只要 額外的反射脈波持續，就得以延遲或延伸重置。該方法之 輕微缺點在於延遲電路之重置係遭到延遲，這在延遲電路 用於阻擋升緣脈波以及用於阻擋降緣脈波時會是一個問題 (底下有進一步說明）。 圖15根據本發明之一個觀點描繪又一濾波器電路之具體 實施例。該電路再次地使用與圖丨丨所示電路相同之脈波產 生器以致延遲電路之重置未遭到延遲。一第二記憶元件， 門鎖αα L1 170，係用於延續或延伸遮罩脈波（查看圖16之曲 線圖（Ε))。閂鎖器L1 17〇在遮罩脈波和接收輸入電壓（vin) 為咼位準時遭到設置。閂鎖器L1 170在遮罩脈波和接收電 壓信號同時為低位準時遭到重置。脈波產生器之輸出（亦即 來自記憶元件142之輸出Q)和閂鎖器17〇之輸出係藉由或閘 01 175予以結合。因此，或閘175之輸出於接收電壓信號 (VIN)<降緣走向高位準並停留在高位準直到遮罩脈波和 接收包壓信號兩者皆回到低位準狀態。圖1 6圖示該情況。 圖16<曲線圖（A)表示接收電壓信號（VIN)，如圖示在真實 私[戒之降緣具有第二寬之反射信號。圖16之曲線圖（B) 代表期望輸出電壓(v〇ut)，而曲線圖(c)則代表脈波產生器 所輸出之初始遮罩脈波。圖16之曲線圖（D)代表FF1中由脈 、 叩之延遲電路144所產生且經過延遲之重置脈波，且

O:\89\89474.DOC -12- 曲線圖⑻表示問鎖器1 7 0與或問17 5所執行之延遲遮罩。如 θ接收L號（A)中之反射信號係由延伸返罩脈波⑻予以 完全遮罩。 圖15之電路可予以延伸以致可以阻擒接收信號升緣及降 緣〈反射脈波。該電路之一個實施例，廣泛地標示為2〇〇, 係描績在圖17中°開始時’反及閘230和240之下方輸入為 高位準以致輸出電壓VGUt等同於輸入電壓。記憶元件242於 輸出電壓之降緣遭到設置，而在輸出電恩之升緣則設置記 憶元件243。記憶元件242與243之輸出係藉由或問以予以 結合，該輸出啟動延遲電路244。因此，相同之延遲電路在 降緣和升緣皆得以啟動。在—特定時間之後，延遲電路重 置》己fo 7G件242和243。、结果是在每_個降緣之後於記憶元 件242之輸出產生一個遮罩脈波且在每一個升緣之後於元 件243之輸出產生一個遮罩脈波。 。己U元件242之輸出係藉由閂鎖器Ll 262與反或閘 272予以延伸直到輸入影像走向低位準。反或閘驅動反及閘 230而在延伸之遮罩脈波期間輸出低位準。記憶元件：“之 輸出係藉由閂鎖器L2 263與反或閘273予以延伸直到真實 之接收電壓輸入信號走向高位準。反或閘驅動反及間24〇而 在延伸之遮罩脈波期間使輸出維持高位準。 圖18描繪圖15之電路之一個詳細實現。在該實施例中， 圖1 5所示之及閘A1係由反及閘ΝΑ 1與一個反相器11予以取 代。圖1 5之正反器FF 1係由圖1 8之D型正反器ff 1予以實 現。延遲電路可用一數位計數器予以實現，然而，在本實 O:\89\89474.DOC -13- 200417143 例中係使用一個由電晶體M0-M9及電容C 1所組成之類比電 路。圖15所示之閂鎖器L1係使用反及閘NA2-NA5與反相器 13和14予以產生。開始時，反及閘ΝΑ 1之上方輸入為高位準 且輸入電壓係藉由NA1和反相器II予以反相以致輸出電壓 等同於輸入電壓。正反器FF1於輸入電壓之降緣計數以致其 Q輸出回應輸入時脈之升緣而變為高位準。因此，反相器12 · 之輸入為高位準，反相器12之輸出為低位準且電晶體M0關 、 閉以致電流源M7開始改變電容C 1。在一特定時間之後，跨， 接電容C1之電壓大於參考電壓VREF且比較器之輸出（包含 差動級Ml、M2、電流鏡M3、M4以及輸出級M5)走向低位 準。所以，正反器FF 1得以重置且其輸出Q為低位準。因此， 電晶體M0係藉由反相器12予以開啟且電容得以放電以致延 遲電路已為下一次脈波作好準備。當正反器FF1之輸出為高 位準時，反或閘Ν 01之輸出為低位準且反及閘N A1阻擂該輸 入電壓。位於正反器FF 1輸出之阻擋脈波在輸入電壓回到高 位準狀態時亦設置閂鎖器：若正反器FF 1之輸出電壓和輸入 | 電壓VIN皆為高位準，則NA2之輸出為低位準，而反相器13 . 和14以一低位準信號驅動NA3之輸入以致NA3之輸出為高 位準。該情況設置閂鎖架構NA4、NA5，於NA4之輸出和N01 之下方輸入得到一個高位準電壓，以致阻擋脈波只要閂鎖 器遭到設置就得以延伸。當FF 1所產生之阻擋脈波為低位準 且輸入電壓亦為低位準時，NA2之輸出為高位準且NA3之輸 出為低位準，導致閂鎖架構重置，將NA4之輸出驅動至低 位準。所以，NO 1之輸出走向高位準且輸出電壓係再次地 O:\89\89474.DOC -14- 200417143 等同於輸入電壓。 脈波阻擋濾波器對升緣和降緣之一個詳細實現係描繪在 圖1 9中。該實現係基於圖1 7所呈現之原理。開始時，反及 閘NA1與NA10之上方輸入為高位準以致輸出電壓Vout等同 於輸入電壓VIN。正反器FF 1係藉由輸出信號Vout之降緣經 由反相器II而予以計數。正反器FF2係藉由輸出信號Vout之 升緣予以計數。兩正反器之輸出係藉由反或閘N04予以結 合以便在Vout之升緣及降緣觸發延遲電路。延遲電路之輸 出經由反相器12與反或閘N03驅動該等正反器之重置。由反 及閘NA2-NA5與反相器13和14所組成之閂鎖器與反或閘 NOl—起延伸降緣阻擋脈波直到輸入信號為低位準。含有 反及閘NA6-NA9與反相器14和16之閂鎖器與反或閘N02 — 起延伸升緣阻擋脈波直到輸入信號為高位準。輸入信號 RESET經由反或閘N03重置正反器FF1與FF2並且亦使用反 及閘NA5與NA9上之額外輸入經由反相器15重置閂鎖器。 總言之，位於傳輸線輸出端之傳統匹配阻抗終止在複雜 匯流排系統中會是不切實際的。然而，若沒有完全終止， 會在匯流排上出現一反射信號或脈波，於接收裝置之輸入 端產生額外的脈波。反射阻擋濾波器係呈現在本文中以實 質抑制這些額外的反射脈波而不致增加接收信號之延遲。 雖然已在本文中詳細描繪並說明較佳具體實施例，可實 施各種修改、添加、取代之類的動作而不脫離本發明之精 神對本行人士係顯而易見的，且這些動作在本文於底下申 請專利範圍中所界定之範疇内因而係已予考濾。 O:\89\89474.DOC -15 - 200417143 【圖式簡單說明】 視為本發明之主題係在本說明書最後之申請專利範圍内 特別地予以指出且明確地予以提出。藉由底下之詳細說明 及配口附圖，本發明之前述及其它目的、特徵和優點係顯 而易見的，其中： 圖1根據本發明之一個觀點，係一複雜網路拓撲之實施 例可在琢複雜網路拓撲内使用傳輸線反射信號濾波； 圖2係一用於運作一傳輸線之方法之電路圖，該傳輸線在 輸入端和輸出端皆具有終止電阻； 圖3係另一用於運作一傳輸線之具體實施例，該傳輸線在 輸出端移除終止電阻而僅保留電容性負載； 圖4對不同之輸入終止電阻值圖示信號電壓由電壓v下降 至接地時位於圖3傳輸線輸入端之信號； 圖5對不同之輸入終止電阻值圖示信號電壓由電壓v下降 至接地時位於圖3傳輸線輸出端之信號； 圖6描繪一傳輸線之另一具體實施例，其中該傳輸線之運 作係於輸入端具有一終止電阻且於輸出端具有電容性負 載，同時在該輸入端具有一個電容，於傳輸線之輸入端形 成一共模濾波器之電容模型； 圖7對圖6所繪之傳輸線圖繪電壓輸入和電壓輸出信號， 其中信號轉態係由電壓V轉至接地； 圖8根據本發明之一個觀點，係一具有一阻擋濾波器用以 處理一傳輸線反射信號之接收器裝置的高階、部分電路圖； 圖9根據本發明之一個觀點，係一用於圖8所示接收器之

O:\89\89474.DOC -16 - 200417143 阻擋滤波备具體實施例電路圖； 一發生在圖9阻擋滤波 電壓信號（B)以及遮罩 圖1 0根據本發明之一個觀點，圖示 益内之接收電壓信號（A)、期望輸出 電壓信號（C); 波抑内之接收電壓信號（A)、期望電壓輸出信號（B)、遮罩 信號（C)、以及延遲重置信號（D); 圖11根據本發明之一個觀點 器具體實施例之阻擂濾波器之 圖12根據本發明之一個觀點 ’描繪一表示一圖9脈波產生 另一個具體實施例； ’圖示一發生在圖11阻擂濾 圖13根據本發明之—個觀點，騎-阻㈣波器之另- 具體實施例，其中祕_波器容許部分反射信號落在遮 罩信號之外而又仍然能夠阻擋該反射信號； 圖14根據本發明之—個觀點，對圖13之電路圖示一接收 %壓仏唬（A)、一期望電壓輸出信號⑺）、一遮罩信號 以及一延伸延遲重置信號⑴）； 圖1 5根據本發明之一個觀點，描繪一阻擋濾波器之另一 具體實施例，該阻擋滤波器再次地容許部分反射信號落在 这罩仏號之外’並同時具有快速之延遲電路重置； 圖16根據本發明之一個觀點，圖示使用圖15電路之電壓 ^號’該等電壓信號包含一接收電壓信號（A)、一期望電壓 輸出信號（B)、一遮罩信號（C)、一延遲重置信號（D)、以及 一延伸遮罩信號（E); 圖17根據本發明之一個觀點，係一用於同時阻擋降緣和 升緣反射信號之阻擋濾波器具體實施例之電路圖；

〇：\89\89474 DOC -17- 200417143 图根據本發明之觀點，係一圖1 5阻擋濾波器詳細具體 實施例之電路圖；以及 圖19根據本發明之一個觀點，係一圖丨7阻擂濾波器詳細 具體實施例之電路圖。 【圖式代表符號說明 ] 10 主控裝置 12 傳輸線 14 附從裝置 100 裝置或接收器 110 比較器 120 阻擋濾波器 130 及閘 150 反相器 140 脈波產生器 142 記憶元件 144 延遲電路 200 滤波咨電路 230、 240 反及閘 242、 243 記憶元件 234 或閘 244 延遲電路 273、 272 反或閘 12 155 第二反相器 A2 160 及閘 O:\89\89474.DOC -18- 200417143

Ll 170 01 175

Ll 262、L2 263 FF1、 FF2 M0-M9 Cl NA1-NA10 11-15 VREF Ml、M2 M3、M4 M5 N01-N04

TL

VS

VIN

VREF RIN、 R1 Z〇

RL 閂鎖器 或閘 閂鎖器 正反器 電晶體 電容 反及閘 反相器 參考電壓 差動級 電流鏡 輸出級 反或閘 傳輸線 來源信號 匯流排電壓 參考電壓 電阻 傳輸線之特性阻抗 負載電阻 O:\89\89474 DOC -19-

Claims (1)

1. 200417143 拾、申請專利範固： 1 ·種1^路其包含·· 一脈波產生器，該脈波產生器能夠產 生，.工過時序安排且持續時間充足之遮罩脈波，且該產生 奈可於裝i阻擋一接收自—傳輸線之信號内的反射信 號，以及用於結合該遮罩脈波與接收信號之邏輯電路，其 中該反射信號係於該阻擋濾波器藉由遮罩脈波予以實質阻 擋。 2·如申請專利範圍第丨項之電路，其中該脈波產生器至少包含 一記憶元件和一延遲電路，其中該邏輯電路中之一個經過 反相之輸出驅動該至少一個記憶元件中的一個設置輸入， 該延遲電路中之一個輸出驅動該至少一個記憶元件中的一 個重置輸入，以及該至少一個記憶元件中的一個輸出係經 過反相並丁以送至該邏輯電路之輸入作為該遮罩脈波。 如申請專利範圍第2項之電路，其中該脈波產生器進一步包 含用於增長該遮罩脈波之延遲邏輯電路，該延遲邏輯電路 係連接於該延遲電路之輸出與該至少一個記憶元件之重置 幸則入足間，其中孩延遲邏輯電路亦接收來自該傳輸線之接 收信號作為輸入。 如申請專利範圍第2項之電路，其進一步包含一連接於該脈 波產生备與忒用於結合該遮罩脈波之邏輯電路之間的延伸 器電路，其中該延伸器電路延伸該遮罩脈波之持續期間直 到孩接收信號分別取決於該反射信號是否位在接收信號轉 態（降緣或升緣而第二次下降或第二次上升。 5.如申請專利範圍第4項之電路，其中該延伸器電路至少包含 O:\89\89474.DOC 200417143 一個閃鎖器，該至少一個閂鎖器之一個設置輸入接收來自 泫脈波產生器中該至少一個記憶元件之輸出，該至少一個 問鎖器之一個重置輸入包含經過反相之接收信號，且該至 少一個閃鎖器之一個輸出在往前傳送至該用於結合該遮罩 脈波與接收信號之邏輯電路之前予以往前傳送而與該脈波 產生器之輸出結合。 6·如申請專利範圍第4項之電路，其中該延伸器電路包含多重 閂鎖鎖器及多重反或閘，用以在接收信號之降緣或升緣觸 發時延伸該遮罩脈波，且其中該脈波產生器包含多重記憶 兀件，用以在接收信號之降緣與升緣皆產生遮罩脈波。 7 ·如申請專利範圍第1項之電路，其中該傳輸線於其輸出端具 有不匹配之阻抗終止。 8·如申請專利範圍第1項之電路，其中該裝置為一接收器裝 置，$亥接收#裝置係比该傳輸線之一個輸出端更靠近地連 接至傳輸線之一個輸入端。 9·如申請專利範圍第1項之電路，其中該阻擋濾波器包含一數 位濾波器電路，該數位濾波器電路係置於該裝置之一個輸 入0 10· —種網路：其包含：一具有一傳輸線之匯流排系統，其中 一反射信號隨著一信號透過該傳輸線之傳送而產生；一連 接至該傳輸線用以接收該信號之裝置，該裝置包含一阻擒 濾波器’該阻擋濾波器包含一用於產生一經過時序安排且 持續期間充足之遮罩脈波以阻擂該反射信號之脈波產生 森、以及用於結合该遮罩脈波與該接收自傳輸線之信號的 O:\89\89474.DOC -2 - 200417143 邏輯電路，其中該反射信唬係藉由遮罩脈波予以阻擋。 11.如中請專利範圍第1〇項之網路，其中該裝置係比該傳輸線 之一個輸出端更靠近地連接至傳輸線之一個輸入端，且其 中該阻擋濾波器包含一數位濾波器電路，該數位濾波器電 路係置於該裝置之一個輸入端。 12·如申請專利範圍第丨〇項之網路，其中該阻擋滤波器之脈波 產生器進一步至少包含一記憶元件和一延遲電路，其中該 邏輯電路中一個經過反相之輸出驅動該至少一個記憶元件 之個5又置輸入，遠延遲電路之一個輸出驅動該至少一個 記憶元件之一個重置輸入，且該至少一個記憶元件之一個 輸出係經反相並送至該邏輯電路之輸入端作為該遮罩脈 波。 13.如申請專利範圍第12項之網路，其中該脈波產生器進一步 包含用於增長該遮罩脈波之延遲邏輯電路，該延遲邏輯電 路係連接於該延遲電路之輸出與該至少一個記憶元件之重 置輸入之間，其中該延遲邏輯電路亦接收該來自傳輸線之 信號作為輸入。 14 ·如申請專利範圍第12項之網路，其進一步包含一連接於該 脈波產生器與該用於結合遮罩脈波之邏輯電路之間的延伸 备電路，其中該延伸器電路延伸遮罩脈波之持續期間直到 接收信號分別取決該反射信號是否位在該接收信號轉態之 降緣或升緣，而第二次下降或上升。 15·如申請專利範圍第14項之網路，其中該延伸器電路至少包 含一個閂鎖器，該至少一個閂鎖器之一個設置輸入接收來 O:\89\89474.DOC 200417143 自居脈波產生态中至少一個記億元件之輸出，該至少一個 閃鎖备 < 一個重置輸入包含經過反相之接收信號，且該至 / 一個閂鎖器之一個輸出係在往前送至該用於結合遮罩脈 波與接收信號之邏輯電路之前予以往前傳送而與該脈波產 生器之輸出結合。 16.如申請專利範圍第14項之網路，其中該延伸器電路包含多 重閂鎖咨和多重反或閘用以在接收信號之降緣或升緣觸發 時延伸孩遮罩脈波，且其中該脈波產生器包含多重記憶元 件用以在接收信號之降緣和升緣皆產生遮罩脈波。 17· —種万法，其包含：產生一經過時序安排且持續期間充足 之遮罩脈波而於一連接至一傳輸線之裝置實質阻擋一來自 孩傳輸線之接收信號内的一個反射信號；以及結合該遮罩 脈波與接收信號，其中該反射信號係藉由遮罩脈波予以實 質阻擋。 18·如申請專利範圍第17項之方法，其進一步包含在與該接收 #唬結合 < 前增長該遮罩脈波以確保遮罩脈波完全阻擋該 反射信號，該增長係藉由使用該接收信號而予以部分完成。 19·如申請專利範圍第17項之方法，其進一步包含在該接收信 號轉態之降緣或升緣產生該遮罩脈波，其中一位於降緣或 升緣之反射信號係藉由該遮罩脈波予以實質阻擋。 20·如申請專利範圍第17項之方法，其進一步包含在一數位滤 波器内實現該方法，該數位濾波器電路係置於該裝置中連 接至该傳輸線之一個輸入端。 21· -種電路，其包含：用於產生—經過時序安排且持續期間 O:\89\89474.DOC * 4 - 200417143 充足之遮罩脈波而於一連接至—傳輸線之装置實質阻擋一 來自該傳輸線之接收信號内之—個反射信號的構件；以及 用於結合該遮罩脈波與該接收信號的構件，其中兮 號係藉由該遮罩脈波予以實質阻擋。 邊反射信 O:\89\89474.DOC