TW200412017A - A concurrent multi-band electronic circuit - Google Patents

Description

200412017 砍、發明說明 聲 （發明說明應敘明：發明所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明) 【發明所屬之技術領域】 本發明係有關於一種新的多頻段電子電路（a multi_ban(i eiectronic circuit )及其 Φ 設計方法。主要係於雙極（場效）電晶體之集極（汲極）與基極（閘極）間加入一電容， 藉由該電谷加入，使從該電晶體基極（閘極）端看入之輸入阻抗與電性連接於基極（閘 極）之電感共振於所欲最大頻段與最小頻段之間，而達成各頻段之阻抗匹配。 籲 【先前技術】 無線通訊產業已演進至多種標準/多種服務之境地，例如無線區域網路（Wirdess

Local Area Network，WLAN)使用 2·4 GHz，5.2 GHz，5·7 GHz 頻段、GSM 行動電 話使用0·9 GHz，1·8 GHz，1.9 GHz頻段、而全球定位系統（G丨oba丨P〇siti〇n System， 鲁 GPS)使用1·5 GHz頻段。因此最好能將多種標準整合在同一收發機晶片中，亦即 要能設汁製作出多頻段收發機。設計多頻段收發機最主要的挑戰，在於增進通訊收 發機的功能之同時，能使用最少額外之電路。 習知設計多頻段收發機中的低雜訊放大器之策略是，針對某一頻段就設計符合該頻 段的低雜訊放大器。換言之，要設計能使用〇·9 GHz，1.8GHz，1.9 GHz頻段之三頻收發 _ 機，就須設卞二組低雜訊放大器以因應三種不同頻率。因此在設計低雜訊放大器時，與 其相關的增益、雜訊指數（Noise Figure)、輸入阻抗及輸出阻抗，都是對某一特定頻段 來做設計。如此一來，多頻段收發機之整個電路的面積及功率消耗，都要比單頻段收發 機大許多。以第一圖所示習知整合多頻段應用之超外差式（superheter〇dyne)接收機 _ ，例：從天气100、頻段選擇濾波器1〇1、低雜訊放大器103、鏡像消除濾波器1〇4到頻 道選擇濾波器107，為應用頻段一之獨立接收路徑。從天線1〇9、頻段選擇濾波器11〇、 低雜訊放大器112、鏡像消除濾波器113到頻道選擇濾波器116，為應用頻“段二之獨立 接收，徑。從天線118、頻段選擇濾波器119、低雜訊放大器12卜鏡像消除濾波器122 _ 到頻道選擇濾、波器125，為應用頻段三之獨立接收路徑。 以應用頻段一之獨立接收路徑來做說明，訊號由天線100接收進來之後，先經 過頻段選擇濾波器101來濾除應用頻段一以外之頻段，然後再經由下一級之低雜訊 放大器103來放大訊號且減低雜訊的增加。再接下來由鏡像消除濾波器1〇4來消除 ，像頻率處的雜訊，經降頻後，由頻道選擇濾波器107挑選應用頻段一中的某一頻 9 f。接下來是應用頻段一、應用頻段二及應用頻段三共用之電路部份，訊號&確認 ^某一應用頻段之後，再降頻並利用類比-數位轉換器128來將訊號數位化，最後由 數位訊號處理129來處理已數位化之訊號。 由以上之敘述可知，在整合多頻段應用之接收機時，傳統的做法是將各頻段應 * =電路分別設計，再全部放在一起。而接收機中的關鍵電路低雜訊放大器，也須要 針對不同頻段而設計。這樣一來整個電路的面積及功率消耗勢必大大增加。在以往 所發表的論文中，對於整合多頻段應用的電路，都是採用這樣子的做法（亦即，使 用不同低雜訊放大器來處理不同頻段），可參照： • 认、T· Antes氏和C· Conkling氏在1996年十二月於Microwave RF上發表 之論文：“RF chip set fits multimode cellular/PCS handsets，，，。 二、S· Wu氏和Β· Razavi氏在1998年十二月於IEEE JSSC上發表之論文： m D續次頁（發明說明頁不敷使用時，請註記並使用續頁 200412017 # 螓 參 籲 螓 _ m m 發明說明_頁 “A 900-MHz/1.8-GHz CMOS receiver for dual-band applications，”。 三、R· Magoon 氏，I· Koullias 氏，L· Steigerwald 氏，W· Domino 氏，Ν· VakiHian 氏，Ε· Ngompe 氏，Μ· Damgaard 氏，Κ· Lewis，和 A· Molna 氏在 2001 年二月於 ISSCC Digest of Technical papers 上發表之論文：“A triple-band 900/1800/1900 MHz low-power image-reject front-end for GSM，” 〇 四、K· L· Fong 氏在 1999 年二月於 ISSCC Digest of Technical papers 上發 表之論文：“Dual-band high-linearity variable-gain low-noise amplifiers for wireless applications，’’ 〇 最近 H· Hashemi 氏和 A· Hajimiri 氏在 2002 年一月於 IEEE Transactions on Microwave Theory and Techniques 上發表之論文：“Concurrent Multiband Low-Noise Amplifiers-Theory，Design，and Applications，” 乃使用同一低雜訊放大器 來處理多頻段之訊號。此種多頻段的低雜訊放大器由於可以使用同一低雜訊放大器 滿足不同頻段的要求，所以在多頻段應用的整合上，可以簡化收發機的設計（不須 要設計多個不同的低雜訊放大器）。這樣一來也可以縮小整個系統電路的面積並減^ 消耗功率，而面積的縮小及消耗功率的減少，對於電路的商品化是非常有利的。 H· Hashemi氏和A· Hajimiri氏所提出之低雜訊放大器的設計方法不同於傳統 低雜訊放大器之設計方法。關於習知低雜訊放大器的設計方法，請參照第二圖。其 乃利用源極電感207產生輸入阻抗匹配所需之電阻（通常為5〇歐姆），再利用電感 201，使其與看入閘極端之總輸入電容達成共振於所欲頻段。輸出端處則使用電感 204和電容208所構成的共振腔，選擇出所欲之頻段。 而關於上述H· Hashemi氏和A· Hajimiri氏所提出的多頻段低雜訊放大器的設計方 法，請參照第三圖、。在輸入端處，除了使用習知可產生輸入阻抗匹配所需之電阻（通常 為50歐姆）的電感310及可達成共振於所欲頻段之電感3〇4外，其又增設了並聯組合 之電感301及電容302。目的在於增加另一共振頻率，達成多頻段輸入匹配之功能。在 輸出端處，除了使用習知由電感312及電容313所組成之並聯共振腔外，亦增設了串聯 合之，:感307及電容306。目的也在於增加另一共振頻率，達成選擇所欲多頻段之功 能。簡言之H· Hashemi氏和A· Hajimiri氏乃以增加電感及電容之數量來達成多頻段應 用之功能。這樣子的設計方法有不少缺點。 · :先’此設計一共用了五個電感（即電感3〇1、電感3〇4、電感3〇7、電感31〇 和電感312,其中電感301和電感304為晶片外的電感）和三個電容（包括電容3〇2、 容313，气中電容302為晶片外的電容），比起傳統低雜訊放大器的設 汁U月參考第二圖，具三個晶片上的電感：2〇1、2〇4、2〇7和一個晶片上的電容： 20!L要多了兩個電感和兩個電容。由於電感、電容數目的增加，甚至使用到晶片外 的電，二電容（比在晶片上的電感、電容面積要大很多）。整個電路的面積變得很大， = 整ΐ設計整合於同一晶片上。晶片外之電感及電容須額外之打線及 加成本且降低可靠度，這對於積體電路的量產和商品化是相當不利的。在 = 常會儘量減少電感的個，—來是因為電感所佔面積 =采疋在日日片上的電感其品質因子（QuaUtyFact〇r)不高，會造成雜訊指數 。所以在設計低雜訊放大器時，一般是要儘量避免使用電感 氏和.Hajimiri氏所提出的方法卻是增加電感的使用。 大器因此非常需要有_種不增加電感使用數量且不需猶打線，但航處理錢段的放 而 H. Hashemi D續次頁（發明說明頁不敷使用時，請註記並使用續頁 200412017 【內容】 發明說明續頁;

_ 之目的在提供一種多頻段放大器及其設計方法，僅使用單一放大器即可 運成【種頻段之輸人阻抗隨，而且不增加電感數4，也不需額外打線。 和七ΐϊϊ加電感使用數量，也不要額外打線、配線，本發明提出於放大器中雙極電晶 五二質接面雙極電晶體（Bipolar Junction Transistor or Heterojunction Bipolar 基極與集極間再電性連接一電容器；或者放大器中場效電晶體的閘極與 接—電抑，麟看人輸人端（雙極電晶H異質接面雙極電晶體為基 極，％效電明體為閘極）之總輸入電容與連接於基極（閘極）之電感雖共振於所欲最大 頻段/、最小頻段之間’但仍使所欲各頻段之輸入折返損耗（1叩说犷伽1^1娜，|^丨|)小 彡頻段輸人阻抗匹配之魏。以雙極電晶體糊，看人基極端之總輸 ’Βΐ有基極-射極電容與米勒電容（Miuer capacitance，其乃由基極與集極間總電 if J:日體?益所造成）。於此基極端電性連接_電感器，則看人基極端之總輸入電容 可/、振於所欲之頻率。由於本發明乃於基極與集極間（或閘極與汲極間）電性 ，藉由米勒效應，電晶艘基極（或閘極）會看到此電容被放大，因此基 極/、集極間（或閘極與汲極間）電性連接電容性元件之電容值雖小，即可達成大幅度丘 振頻率之改變。所以相對於習知技藝，本創作不需增加電感，雖需增加電容，但電容& 很小即可（即所增面積亦小）。又本創作不要額外打線、配線。 為讓本發明之上述和其他目的，特徵，和優點能更明顯易懂，下文特舉較佳實 施例，並配合所附圖，作詳細說明如下： 【實施方式】 兹 第一實施例 參閱第四圖，其乃本創作具多頻段處理功能之第一實施例的電路圖。在此電路 中我們雖使用雙極電晶體，但使用場效電晶體也可以。第一電阻407與第二電阻412 均為2〇0歐姆；第三電阻410為600歐姆；直流阻隔/交流耦合電容409為3pF ;該 第一電晶體408與第二電晶體413射極面積均為12· 18平方微米。製程採TSMC0.35um SiGe BiCMOS製程。在此多頻段低雜訊放大器中，我們將一電容值〇.2pF的電容器 415電性連接於放大器中第^級電晶體的基極端與集極端之間，使得看入基極端之 總輸入電容與連接於基極之電感404雖共振於所欲最大頻段（5·7 GHz)與最小頻段 (2.4 GHz)之間’但仍使各頻段之輸入折返損耗（input return丨〇防，队| )小於_1〇 dB而達成多頻段輸入阻抗匹配之功能。在輸出端414部份，我們使用了回授電阻41〇 達成輸出阻抗匹配。在不需輸出阻抗匹配的情況下，可不用回授電阻41〇達成輸出 阻抗匹配。電阻407及電阻412為分別為第一級電晶體及第二級電晶體之負載。本 實施例雖用電阻為負載，視需要使用電感或電容負載亦是可以的。重點是輸入端能 達成多頻段阻抗匹配。由於我們只使用了一個電感404，而且是製作在晶片上的電 感，因此不但整個電路可以完全在單一晶片上實現，而且電路的面積非常小。這對 於商品化非常有利。 有。關此雙頻段低雜訊放大器在增益上的表現，請參照第五圖。此多頻段低雜訊 放大器在2.4 GHz、5.2 GHz及5·7 GHz的增益（散射參數中s21來表示）分別達到 〇續次頁（發明說明頁不敷使用時，請註記並使用續頁 200412017 發明說明®；!； 了 25dB、17.5dB及16dB。此多頻段低雜訊放大器對於輸入阻抗的匹配程度（通 常以散射參數中輸入折返損耗input return loss Su來表示），在2.4 GHz和2.5 GHz Φ 之間皆低於_12·5 dB以下（愈低愈好）；5·15 GHz和5·35 GHz之間皆低於-14 dB以 下（愈低愈好）；在5.725GHz和5.825GHz之間皆低於-11 dB以下（愈低愈好）。 有關此多頻段低雜訊放大器在雜訊指數上的表現，請參照第六圖。在2·4 GHz、5.2/、 5·7 GHz的雜訊指數分別為2·2、2·8、3·1 dB(愈低愈好）。一般對於8〇2.11a及802.11b • 無線區域網路（WLAN)之應用而言，低雜訊放大器之雜訊指數只要低於5仙即可， 輸入（輸出）折返損耗小於-10 dB即可。因此我們可以說，根據本創作之實施例： 2.4/5.2/5.7 GHz多頻段低雜訊放大器’其有關於增益、雜訊指數、輸入阻抗匹配程 度上的表現，在2.4 GHz、5·2 GHz和5.7 GHz三個頻段下都有相當好的實施結果。 φ 相較於習知的多頻段低雜訊放大器，本創作僅使用單一放大器即可達成多種頻段之 輸入阻抗匹配，既不增加電感數量，也不會大幅增大所佔面積，而且不需額外打線。 又，如要使輸入折返損耗inputreturnlossSu更低，可使第一級雙極電晶體之射極 不直接接地，而是射極接上一個電感之一端，電感另一端再接地。 • 第二實施例 第七圖乃本創作具2.4/5.2GHz多頻段處理功能之第二實施例的電路圖。第二 實施例在證明根據本創作之精神，不僅可以使用電阻性負載，亦可以使用電感戋電 容性負載，甚至能具有鏡頻抑制之功能。參照第七圖，此電路基本上亦由兩級^射 • 極電路所組成。只不過本第一實施例之第二級共射極電路乃疊接在第一級共射極電 路之上。第二實施例第一級共射極電路基本上與第一實施例之第一級共射極電路相 同。第二實施例第二級共射極電路基本上亦與第一實施例之第二級共射極電路相 同，只不過此時於第二實施例第二級共射極電路中電晶體5〇6的射極端接上電感5〇8 _ 與電容507組成之共振腔，共振頻率選於鏡像頻率以抑制鏡像頻率訊號。此多頻段 低雜訊放大器中，我們將一電容值〇.〇6pF的電容器513電性連接於放大器中第一級 電晶體的基極端與集極端之間，使得看入基極端之總輸入電容與連接於基極之電感 514雖共振於所欲最大頻段（5e2GHz)與最小頻段（2 4GHz)之間，但仍使各頻 _ 段之輸入折返損耗（inPut return丨〇ss，1*^1)小於·1〇 dB而達成多頻段輸入阻抗匹 配之功能。電阻511為第一級電晶體512之負載。第二級共射極電路之負載採用盥 H· Hashemi氏和A· Hajimiri氏相同之雙共振頻率共振腔，由電感5〇3、電感5〇2'、 電容504、電容501所組成。電容5〇9為兩級間直流阻隔/交流耦合電容。電阻5〇5 _ 供第一級電晶體506之輸入偏壓電流。電容51〇為旁路電容，交流接地用。 有關此雙頻段低雜訊放大器在增益上的表現，請參照第八圖。此多頻段低 放大器在2.4 GHz、5.2 GHz的增益（散射參數中Sll來表示）分別達到了 15及° 10dB。此多頻段低雜訊放大器對於輸入阻抗的匹配程度（通常以散射參數中輸入折 返損耗inPut return丨⑽Su來表示），在2.4 GHz和2.5 GHz之間皆低於-n dB以下 (愈低愈好），5.15GHz和5.35GHz之間皆低於-12 dB以下（兪低兪好）。有關此 多頻段低雜訊放大it在雜訊指數上的表現，請參照第九圖^在2:4GH、H^ 雜訊指數分別為2· 4、3·3 dB (愈低愈好）。一般對於8〇211a及8〇2 nb無線區 路（WLAN)之應用而言，低雜訊放大器之雜訊指數只要低於5dB即可， 9 出）折返損耗小於—w1〇dB即可。因此我們可以說，根據本創作之實施例：2.4/5.2GHz 多頻段低雜訊放大器，其有關於增益、雜訊指數、輸入阻抗匹配程度上的表現，在 [□續次頁（發明說明頁不敷使用時，請註記並使用續頁 200412017 發明說明續頁 、士 ί 兩個頻段下都有相當好的實施結果。相較於習知的多頻段低雜訊 睿 使用單—放大器即可達成多種頻段之輸人阻抗匹配1不增加電 ^:^喊1更低，可使第—級雙極電晶趙之射極不直接接^而 上一個電感之一端，電感另一端再接地。 φ “it所m案賴狀彡頻段啊共存電子電路已具有產業_性、新賴性 明專利要件。惟以上所述者，僅為本創作之—較佳實施例而已，並非 本創作實施之範圍。即凡依本創作申請專職圍所做的均等變化與修飾，皆為 本創作專利範圍所涵蓋。 曰~

【圖式簡單說明】 各圖意義如下： 第一圖為習知為了多頻段應用所採之多頻段晶片整合方法 第二圖為習知低雜訊放大器之電路圖 第二圖為H· Hashemi氏和A· Hajimiri氏所發表之多頻段低雜訊放大器的電路 圖 第四圖為本創作第一實施例（2.4/5.2/5.7 GHz多頻段低雜訊放大器）的電路圖 第五圖為本創作實施例（2.4/5.2/5.7GHz多頻段低雜訊放大器)功率增益及輸 入折返損耗對頻率的特性 第六圖本創作實施例（2.4/ 5.2/ 5.7 GHz多頻段低雜訊放大器)雜訊指數對頻率 的特性 第七圖為本創作第二實施例（2.4/5.2 GHz多頻段低雜訊放大器）的電路圖 第八圖為本創作實施例（2.4/5.2GHz多頻段低雜訊放大器)功率增益及輸入折 返損耗對頻率的特性 第九圖為本創作實施例（2.4/ 5.2/ GHz多頻段低雜訊放大器)雜訊指數對頻率的 特性 Ψ 102帶通濾波器 105帶通濾波器 108帶通濾波器 111帶通濾波器 圖式中之參照號數 100天線 103低雜訊放大器 106本地振盪訊號 109天線 101頻段選擇濾波器 104鏡像消除濾波器 107頻道選擇濾波器 110頻段選擇濾波器 D續次頁（發明說明頁不敷使用時，請註記並使用續頁 200412017 # 發明說明續頁. 112低雜訊放大器 113鏡像消除濾波器 114帶通濾波器 鲁 115本地振盪訊號 116頻道選擇濾波器 117帶通濾波器 118天線 119頻段選擇濾波器 120帶通濾波器 121低雜訊放大器 122鏡像消除濾波器 123帶通濾波器 ♦ 124本地振盪訊號 125頻道選擇濾波器 126帶通濾波器 127中頻訊號 128類比-數位轉換器 129數位訊號處理 200輸入端 201電感 202偏壓 • 203電壓源 204電感 205電晶體 206電晶體 207電感 208電容 209輸出端 300輸入端 301電感 • 302電容 303偏壓 304打線電感 305襯墊 306電容 307電感 308場效電晶體 309場效電晶體 310電感 • 312電感 313電容 314輸出端 400輸入端 401電流源 402電容 404電感 405集極電流 406電壓源 • 407電阻 408電晶體 409電容 410電阻 411電源 412電阻 413電晶體 414輸出端 415電容 501電容 502電感 503電感 m 504電容 505電阻 506電晶體 507電容 508電感 509電容 510電容 511電阻 512電晶體 513電容 514電感

_ ρ 12

Claims (1)

1. 200412017 * 申請專利範圍續頁· 申請專利範圍

   1. -種殘段電子電路的設計方法，其乃於該電路巾至少―電晶體的輸出端與輸入 端]電谷使該電晶體之輸人阻抗與電性連接 感共振於所欲最大頻段與最小頻段之間，而達成各頻段之阻抗匹配。 2. 如申請專利範圍第丄項之多頻段電子電路的設計方法其中該電晶體為雙極電晶 3. 如申請專利範圍第丨項之多頻段電子電路的設計方法，其中該電晶體為場效電晶 體。

   4. 如申請專利範圍第2項之多頻段電子電路的設計方法，其中該電晶體之輸入端為 基極端而輪出端為集極端。 5. 如申請專利範圍第3項之多頻段電子電路的設計方法，其中該電晶趙之輸入端為 閘極端而輸出端為汲極端。 種多頻段電子電路，包含—電晶體，與該電晶體輸人端電性連接之—電感；以 及電性連接於電晶想輸入端與輸出端之間的一電容；藉由該電容加入，使該電晶 體之輸入阻抗與該電感共振_欲最大頻段與最小頻段之間，而達成各頻段之阻 抗匹配。 7.如申請專利範Μ 6項之多頻段電子電路，其中該電㈣為雙極電晶體。 •如申請專利範圍第6項之多頻段電子電路，其中該電晶體為場效電晶體。

   • ^申請專職圍第7項之多頻段電子電路，其中該電晶體之輸人端為基極端 出端為集極端。 \申物麵第8項之多頻段電子電路，其中該電晶想之輸人端為閘極端而輸 出端為没極端。 ^如申請專聰圍第9項之多頻段電子電路，其中該電晶體之射極端接地。 申物晒第9項之多頻段電子電路，其中該電晶體之射極端連接一電感之 一端，而該電感之另一端接地。 如申請專麵M1G項之多頻段電子電路，其中該電晶體之源極端接地。 .如申請專利範圍第H)項之多頻段電子電路，其中該電晶體之源極端連接一電感 之一端，而該電感之另一端接地。

   續次頁 (申請侧範釀不敷使用時，請註記雌臟頁) 13 200412017 m 申請專利範圍續頁 m m 15極㈣路’包含射極接地之第—雙極電晶想；與該第—雙極電晶體基 一费之一電感；與該第一雙極電晶趙之集極端相連接之第一電阻；與該第 阻之另-端相連接之電源；與該第—雙極電晶想集極端相連接之第一電容； ^極接地且基極與該第_電容的另—端相連接之第二雙極電晶體；與該第二雙極 之集極端相連接的第二電阻；與該第二電阻之另_端相連接之電源；連接 /第一雙極電晶趙之基極與集極端間之第三電阻；以及連接於該第—雙極電晶 之基極與集極之第二電容；藉由該第二電容之加人 ^極端权之輪錄抗_電齡胁騎^與最顿段 各頻段之阻抗匹配。 .多頻段電子電路，包含源極接地之第_場效電晶趙；與該第—場效電晶體閉 · 極端相連接之-電感；與該第—場效電晶體之汲極端相連接之第_電阻,與該第 一電阻之另-端相連接之電源；與該第—場效電晶趙没極端相連接之第一電容； 源極接地且閘極與該第一電容的另一端相連接之第二場效電晶體；與該第二場效 電晶體之汲極端相連接的第二電阻；與該第二電阻之另—端相連接之電源；連接 於該第二魏電晶體之閘極與錄·之第三電阻；以及連接於該第_場效電晶 體之閘極與汲極端間之第二電容；藉由該第二電容之加入，使從該第一場效電晶 體閉極端看入之輸入阻抗與該電感共振於所欲最大頻段與最小頻段之間而達成 各頻段之阻抗匹配。 17· -種多頻段電子電路，包含射極接地之第—雙極電晶體；與該第_雙極電晶體基 極端相連接之第-電感，·-端與該第—雙極電晶體之集極端相連接之第—電阻；--端接地而另—端與該第—電阻之另—端相連接之第—電容；—端與該第一電容 非接地端相連接之第二電感；—端與該第—電容非接地端相連接之第二電容；射 極與該第_電感之另一端及該第二電容之另—端均相連之第二雙極電晶體；一端 與該第-雙極電晶體集極端相連接而另一端與該第二雙極電晶體基極相連接之 第一電谷，連接於該第_雙極電晶體集極與基極間之第二電阻；—端與該第二雙 極電晶體集極相連接之第四電容；一端與該第四電容之另一端相連接，而另一端 與電源相連接之第三電感卜端與該第二雙極電晶體集極相連接而另一端與電源 相連接之第四電感；-端與該第二雙極電晶體集極相連接而另—端與電源相連接 多.'祕 14 200412017 之第五電容；以及連接於該第-雙極電晶體之基極與集極端間之第六電容；藉由 該第六電容之加入，使從該第-雙極電晶體基極端看入之輸入阻抗與該第一電感 共振於所欲最大頻段與最小頻段之間，而達成各頻段之阻抗匹配。 18·-種多頻段電子電路吃含源極接地之第一場效電晶體；與該第一場效電晶體閉 極端相連接之第-電感；-端與該第-場效電晶艘之汲極端相連接之第一電阻； -端接地而另-端與該第-電阻之另-端相連接之第一電容；一端與該第一電容 非接地端相連接之第二電感；一端與該第一電容非接地端相連接之第二電容；源 極與該第-電感之另-端及該第二電容之另一端均相連之第二場效電晶體；一端 與該第-場效電晶體没極端相連接而另一端與該第二場效電晶體問極相連接之 第二電谷，連接於該第二場效電晶體没極與閘極間之第二電阻；一端與該第二場 效電晶體汲極相連接之第四電容；一端與該第四電容之另一端相連接，而另一端 與電源相連接之第三電感；一端與該第二場效電晶體汲極相連接而另一端與電源 相連接之第四電感，一端與該第二場效電晶體汲極相連接而另一端與電源相連接 之第五電容；以及連接於該第一場效電晶體之閘極與汲極端間之第六電容；藉由 該第六電容之加入’使從該第一場效電晶體閘極端看入之輸入阻抗與該第一電感 共振於所欲最大頻段與最小頻段之間，而達成各頻段之阻抗匹配。 19·如申請專利範圍第15項或第16項或第17項或第18項之多頻段電子電路，其中 第一級雙極電晶禮之射極端係先連接一電感之一端，而該電感之另一端接地。