TW200308147A - High efficiency, high output drive current switch with application to digital to analog conversion - Google Patents

Description

200308147 玖、發明說明： I：發明戶斤屬之技術領域3 發明領域 本發明是有關於四端子組合式切換裝置，並且尤其是 5 有關於具有高電壓隨變之高單位電流增益頻率四端子組合 式切換裝置。本發明亦有關於使用四端子組合式切換裝置 之電流開關領域。本發明亦有關使用電流開關之數位至類 比轉換器之領域，並且尤其是有關於高效率、高功率數位 至類比轉換器。 10 【lltr 】 發明背景 習知技術裝置之實施高功率放大之能力，以及在微波 與毫米波頻率產生信號之能力是受限於此裝置之崩潰電壓 及/或高單位電流增益頻率ft。對於此等裝置而言，高崩潰 15 電壓與高ft特性通常是彼此互斥，因為高崩潰電壓半導體材 料具有較大的能帶間隙以及因此較低的電子遷移率；並且 相反的，高頻率表現半導體具有較高的電子遷移率但較低 的崩潰電壓。

傳統上，微波與毫米波功率放大其大部份是由類比等 20 級之AB應用所主宰。亦使用其他結構例如等級E、F以及S 之應用，以改善所產生信號之效率或線性，但難以達成在 線性、功率輸出以及最大頻率中表現之同時改善。 在微波與毫米波之應用中，可以使用高速與高功率數 位至類比轉換器（DAC)以替換功率放大器而允許改善之系 5 200308147 統線性。此外，可以使用高單位電流增益頻率、高功率 DAC，無須類比增頻轉換器（up-converter)而直接從數位信 號產生微波信號。其無須類比增頻轉換器而將數位信號轉 換成類比信號之能力，藉由去除由類比增頻轉換器所產生 5 之頻帶外突起尖峰（spur)所造成之退化而改善系統之表 現。此DAC之功能操作是為人所熟知。DAC通常接收數位 輸入信號且將它轉換成類比輸出信號。此數位輸入信號具 有數位編碼範圍，其被轉換成類比輸出信號之類比信號位 準之連續範圍。

10 現在請參考第1圖，其顯示能作高速切換之傳統DAC 100之功能方塊圖。此DAC 100是差動二進位加權轉換器

(differential binary weighted converter)包括兩個反相r_2R 電阻階梯電路101，102，其具有：電阻器其電阻值為尺與 2R，以及多個差動電流開關電路120,其彼此形成相同的結 15 構。此等電流開關之數目等於DAC 100之輸入位元之數 目。此電流開關電路120是電性連接介於R-2R階梯網路與負 電位Vce(即-5V)之間。各電流開關之真正輸出是電性連接至 兩個反相R_2R電阻階梯之一。各電流開關之異常輸出是電 性連接至兩個反相R_2R電阻階梯之另一。將外部參考電壓 20施加至Vdac，且R-2R階梯將輸入電流分割成二進位加權電 流’使用數位輸入以控制開關之位置。 此外，在習知技術中，此數位至類比之設計使用最高 速率、高單位電流增益頻率、時脈速率大於丨GHZ2積體電 路技術，導致此種技術具有較低之崩潰電壓，其較使用於 200308147 功率應如微波錢級應用）之較高電壓技術之崩潰 電壓為低。本發明經由功率放大器使得能夠有完全數位之 結構，其速率符合匹配較低崩潰電壓技術，且具有輸出功 率符合匹配較高的崩潰電壓之較低頻率技術。 5 本發明之目的為提供切換裝置，其可支持高單位電流 增益頻料，與高電壓，且其有效提供此能力以同時達成線 性、南功率輸出，以及最大頻率。 根據本發明之實施例，此電流開關包括以高^，低能帶 間隙半導體例如疋InP異質接合雙載子電晶體(hbj)所製之 1〇第一級。此技術之重要關鍵性質為，它提供最高可能之電 切換速率。其電流輸出驅動第二級，其包括以高崩潰電 壓半導體（例如G aN場效應電晶體或H B τ)所製之三個串聯 的終端裝置。藉由將第二級以串聯操作，可將此裝置在較 正常情況下以此裝置所獲得速率更高的速率切換。 15 【明内】 發明概要 本發明之目的是提供一種具有高電壓隨便之高單位電 流增益頻率組合裝置。此根據本發明之裝置包括：具有低 崩潰電壓而以高單位電流增益頻率&技術實施之第一級，以 20及與具有高之最大共振頻率fmax與高崩潰 電壓之第二級之

組合。此高ft技術較佳稱為：ft大於或等於15〇GHz用於HBT 之技術’以及ft大於或等於1〇〇 Ghz用於FEt之技術。高崩 潰電壓較佳大於低崩潰電壓，且低崩潰電壓較佳小於或等 於5V 〇 7 柳308147 在另一實施例中，較佳將此裝置電性耦合連接至電流 源。其結果是具有高壓隨變之高單位電流增益頻率電流開 關。 在較佳實施例中，此第一級使用1111>_118丁技術，在混合 5 I施是覆晶（fliP chiP)組裝中達成高單位電流增益頻率，而 第二串聯開關級使用用於高壓之GaN FET技術。 在一貫施例中，本發明是有關於數位_至_類比轉換器， 其包括多個高ft，高壓隨變電流開關。此數位至類比轉換器 特別適用於微波與毫米波之應用。 时 在一貫施例中，本發明是有關於裝置其包括：第一級 f包括至少—第—級半導财置，該至少-第-級半導體 ▲置具有小於或等於5V之第_級半導體裝置崩潰電壓，該 至夕第一級半導體裝置具有大於或等於100 GHz之單位 電朗益頻率；以及包括第二級其包含至少-第二級半導 15體衣置’该至少一第二級半導體裝置具有大於第一級半導 體1置朋潰電壓之第二級半導體裝置崩潰電壓，並且該第 二級是電性耦合連接至該第一級。 在一貫施例中’本發明是關於雙終端電流開關其包 括：電流源；第一級包括至少一第一級半導體裝置，該至 20 ’)第級半導體裝置具有小於或等於5V之第一級半導體 裝置朋潰電壓，該至少一第一級半導體裝置具有大於或等 於100 GHz之單位電流增盈頻_，且該第一級被電性輛合連 接至該電流源；以及第二級其包括至少一第二級半導體裝 置，該至少一第二級半導體裝置具有大於第一級半導體裝 200308147 置崩潰電壓之第二級半導體裝置崩潰電壓，並且該第二級 是電性耦合連接至該第一級，以致於該第一級是介於該電 流源與該第二級之間。 在另-實施财，本發明是單終端電流開關其 5 包括：電流源；第一級包括至少一第—級半導體裝置，1 至少一第一級半導體裝置具有小於或等於5V之第t級半°導 體裝置崩潰電壓，該至少-第—級半導狀置具有大於或 等於100 GHz之單位電流增益頻率，該第—級電性麵合連接 至該電流源；以及包括第二級其包含至少—第二級半導體 10 裝置’該至少—第二級半導體裝置具有大於第-級半導體 裝置崩潰電壓之第二級半導體裝置崩潰電壓，並且該第二 級電性耦合連接至第-級’以致於該第—級是介㈣糕 源與該第二級之間。 15 20 本發明之另一目的是提供數位-至-類比轉換器，包括： 多個電流開關；多個R_2R階梯式網路電性耗合連接至電流 開關；：中各該多個電流開關包括：電流源；第一級包括 至少-第-級半導體裝置，該至少_第—級半導體裝置具 有】於或等於5v之第-級半導體裝置崩潰電壓 ，該至少一 第、及半導體^置具有大於或等於100 GHz之單位電流增 益頻率’並且該第—級是電_合連接至該電以及包 括第二級其包含至少—第二級半導體裝置，該至少一第二 級半^體衣置具有大於第—級半導體裝置崩潰電壓之第二 級半導體裝置料電壓，域第二極是電性齡連接至該 第、及X致於遠第—級是介於該電流源與該第二級之間。 9 200308147 圖式簡單說明 第1圖為習知技術之數位至類比轉換器之方塊圖； 第2圖為概要圖說明根據本發明之電流開關之實施例； 第3圖為概要圖說明根據本發明之電流開關之另一實 5 施例； 第4圖為模擬圖說明第3圖實施例之操作； 第5圖為根據本發明單一終端電流開關之實施例之概 要圖； 第6圖為模擬圖說明第5圖實施例之操作； 10 第7圖為根據本發明之數位至類比轉換器之概要圖； 第8圖為模擬圖說明第7圖實施例之操作； 第9a圖為概要圖說明本發明之另一實施例；以及 第9b圖為概要圖說明本發明之另一實施例。 【實施方式3 15 較佳實施例之詳細說明 請參考第2圖，其顯示根據本發明電流開關1之實施 例。此等方形盒ΤΙ，T2，T3，T4以及T5是半導體裝置之一 般符號，其可為任何型式，在此稱為電晶體。在電晶體上 有三個端子，取決於電晶體之型式各具有不同的名稱。因 20 此，各端子之性質是顯示於此端子之後。此裝置第一端子 標示為“c/d”代表集極/汲極；第二端子標示為“b/g”代表基極 /閘極，以及第三端子標示為“e/s”代表“射極/源極”，以反映 此事實：可以使用雙載子電晶體及/或場效應電晶體技術。 如同於第2圖中說明，差動電流開關/較佳包括：電流 10 200308147 源2、第一級3、以及第2級4。電流源2電性耦合連接至第一 級3。所顯示之電流源2可以由具有電阻器R〇之單一電晶體 T3所提供；然而，熟知此技術之人士瞭解此電流源可以由 任何產生預先設定恆定電流之電流源電路所形成。在端子8 5之電壓vcs為節點電壓，其與電晶體T3以及電阻器R〇一起控 制流經電流源之電流。 第一級3提供此系統中之電流切換。第一級3包括較佳 由高ft低崩潰電壓技術所製之至少一半導體裝置。第二級4 提供開關，其具有能力提供用於毫米波與微波技術所須之 10高電壓。此第二級4由至少一半導體裝置構成，其較佳由崩 潰電壓技術製成，而此崩潰電壓高於在第一級中使用之崩 潰電壓。 在如同第2圖中所示之實施例中，第一級3包括兩個三 端子電晶體裝置：電晶體T1與T2。T1之第三端子5較佳與 I5 T2之弟二^子6笔性叙合連接，導致電晶體被電性連接作為 差動對(differential pair)。T1與T2之第三端子5，6亦電性耦 合連接至電流源2。此電流源控制流經第一級之電流。連接 器9與10為驅動此開關之互補輸入節點電壓。施加於連接器 9之電壓將電晶體T1切換成導通(on)與切斷(〇FF)，而施加 20於連接器10之電壓將電晶體T2切換成導通與切斷。 如同於第2圖中所示，將第二級4電性連接至第一級3， 以致於第一級3是介於電源2與第二級4之間。第二級4較佳 包括兩個三端子半導體裝置：電晶體T4與T5。較佳將T4之 第二端子16電性耦合連接至T5之第二端子17，導致此等電 200308147 晶體被電性連接成串聯。藉由將電晶體T4與T5作為串聯操 :以將此第二級啸在正常情況下以其他結構所獲得 2午夕之速率切換。電晶體丁1之輸出電流驅動電晶體Τ4之 苐一、子18而電晶體Τ2之輸出電流驅動電晶體π之第二 11之電麼vbias控制。較佳選擇在終端節點u之電壓％⑻，以 致於在電晶體T1與T2上之電壓不超過此等電晶體之崩潰電 壓。例如，較佳將在終端節點u之電壓設定為_3V。T4 與Τ5之輸出12 , 13提供電流開關之差異輸出。 10 電晶體T1，Τ2 ’ 丁3較佳以高ft，低崩潰電壓技術製成。 具有InP基板、InGaAs集極，以及大約3V崩潰電壓之inP， 單一異質接合雙載子電晶體(HBT)特別適合。其他可能用於 電晶體ΤΙ，T2以及T3之高ft，低電壓技術包括但不受限於： InP單一HBT，薄集極InP雙HBT，InP高電子遷移率電晶體 15 (HEMTs)，InP場效應電晶體(FETs)，GaAs金屬半導體場效 應電晶體(MESFETs)，石夕金屬氧化物半導體場效應電晶體 (MOSFETs)(設計用於高單位電流增益頻率、低崩潰電壓）， 以及薄集極SiGe HBTs。此薄集極技術之特徵為具有厚度小 於4000A之集極。熟習此項技術之人士會瞭解，有數種為人 20 熟知之製程可供使用以製造此等種類而可以使用於本發明 第一級3中之半導體裝置。用於製造第一級3之參考論文如 以下所示·· C.H· Fields，M· Sokolich，S· Thomas，K· Elliott and J. Jensen，“Progress toward 100 GHz Logic in InP HBT IC Technology，，，2001，International Journal of High Speed 12 200308147

Electronics and Systems，Vol· 11，No. 1 pages 217-243。 電晶體T4與T5較佳為由例如GaN之高崩潰電壓材料所 製之場效應電晶體(FET)。其他可能用於電晶體T4與T5之高 崩潰電壓技術包括但不受限於：GaNFETs，GaNHBTs，厚 5集極InP DHBTs，以矽碳化物（SiC)為主之電晶體，以及 GaAsHBTs。此厚集極技術之特徵為具有厚度大於4〇〇〇A之 集極。熟習此項技術之人士瞭解，有數種為人熟知的製程 可供使用，以製成使用於本發明第二級4中之此種半導體裝 置用於製造弟一級4之參考論文如以下所示：μ，Micovic， 10 N.X. Nguyen, P. Janke, W.S. Wong, P. Hashimoto, I.M. McCray, C. Nguyen, "GaN/AlGaN high electron mobility transistors with ^ 110 GHz^, 17 February 2000, Electronic

Letters，vol· 36, ηο·4, pages : 358-359 〇 此輸出隨變，或在額定操作期間電晶體最大之電壓輸 15出，疋文限於電晶體之安全崩潰操作邊際。如同於第2圖中 所示，較佳將電晶體T4與T5設計成共同閘極/基極串聯，並 且因此其最大操作頻率是由共同_/基極⑽頻率所決 定，其典型地高於共同源極/射極操作頻率許多。可以使用 所產生之電流開關，而以較其他方式在較高之切換頻率獲 20 得較高之輸出電壓隨變。 在第3圖中顯示根據本發明電流開關之較佳實施例。電 流源2由四個支路代表，各包括電晶體Q2與電阻器R0，以 致於電流是在電流源2之四個支路之間平均分配。熟習此技 術之人士瞭解電流源2可以採用此技術中許多為人熟知之 13 200308147 許多形式。 清參考第4圖，其顯示第3圖之電流開關之電腦模擬之 結果。在此模擬中，電晶體被模製成具有〇1微米 (l(T6m)閘極長度之一毫米（1〇-3m)寬之GaN FET。將電晶體 5 Q〇，Q1與Q2模製成具有1微米寬5微米長射極之inp HBT。 將此在模擬中所模製的GaN FET之臨界電壓參數設定為 -3V。為了模擬目的，將電阻器Rl之一端電性耦合連接至輸 出即點12與13，且在另一端連接至電壓供應Vl，以提供用 於差動電流開關之負載。在模擬中將化選擇為135〇Ω以及 10將Vl選擇為30V。此施加於節點9與1〇之輸入電壓在_〇·8ν ” 1.5V之間變化。將jv之電壓施加於節點η與2〇。將_ι·8ν 之電壓施加於節點8。第4圖之頂部跡線25代表當驅動電性 連接至端子13之負載電阻時在FET Μ0之端子13之輸出電 壓。下一個跡線27顯示HBTQ1之集極電壓15。最後跡線29 ”、、員示HBT Q1之基極電壓1〇。第4圖顯示如何將跨此高單位 電流增益頻率HBT Q1之電壓降低至安全位準而小於崩潰 電壓Q1 ’且貫現FETM0之最大頻率。由於電路之對稱，同 樣之觀察適用於FET Μ79與HBT Q0。 第5圖中為根據本發明之第一終端電流開關。在第5圖 20 由 使用電晶體Q1提供偏壓參考給Q0。將偏壓之值Vdc選 擇為在輪入節點9之最大位準與最小位準之間，在第5圖之 tm 早、、冬碥電流開關之電腦模擬中，（其結果顯示於第6圖 中）將參考位準VDC選擇為_ι·2ν。在單一終端電流開關之 情形中，在第二級4中只須要一個電晶體Μ79。此電晶體在 200308147 電腦模擬中被設计成具有與上述所討論之差動電流開關之 模式中所設定之相同參數。在節點9之電壓位準是介於 -0.8V與-1.5V之間。將1350Ω之電阻器^電性連接介於節點 12與30V之電壓源VL之間，以便提供負載給在模擬中之單 5 一終端電流開關。在節點16所供應之電壓Vbias為-3V。電流 源2與在以上所討論差動電流開關之模擬中所使用之電流 源相同。將在模擬中所設計之GaN FET M79之臨介電壓參 數設定為-3V。 弟6圖顯示使用苐5圖具有以上討論值之實施例之電腦 10模擬之結果。頂部跡線35代表在當驅動電性連接至端子I〕 之負載時，在FET M79之端子12之輸出電壓。其下一個跡 線37顯示HBT Q0之集極電壓14。最後跡線39顯示HBT Q0 之基極電壓9。第6圖顯示如何將跨高單位電流增益頻率 HBT Q0之電壓降低至小於崩潰電壓q〇之安全位準，且實現 15 最大頻率FETM79。 請參考第7圖，其顯示根據本發明具有兩個r_2R階梯網 路605，607之數位-至-類比轉換器（DAC)600。此DAC 600 包括：多個根據本發明之差動電流開關602，以及兩個R-2R 電阻階梯網路605 ’ 607以響應數位輸入信號而產生類比電 20壓信號。各差動電流開關包括：電流源2、第一級3、第二 級4，如同參考第2與3圖先前討論者。DAC 600之操作主要 與第1圖之DAC 100之操作相同。此DAC 600之增加效益 為，此供應至VDAC之電壓不再必須為大約-IV之低壓，而是 可以為大於5V之較高電壓。施加於VDAC典型電壓較佳是20 15 200308147 至40V或更高。從各電流開關之各輸出i2a-12n是電性連接 至一R-2R階梯網路605，而將各電流開關之各輸出 電性連接至另一 R-2R階梯電路607。此在各節點電流之和驅 動比R-2R電阻階梯網路。 5 第8圖顯示於第7圖中所示DAC之電腦模擬之結果。在 電腦模擬中，將在R-2R階梯網路中之R值選定為5〇〇〇。將 - 差動電流開關設計成非常類似於在第3圖中之差動電流開 · 關。將電晶體T4與T5設計成具有〇·ΐ微米閘極長度之丨毫米 寬之GaN FET。將電晶體！1，Τ2以及Τ3設計成InP ΗΒΤ而 春 10 具有1微米寬5微米長之射極。將在此模擬中所設計之GaN FET T4，T5之臨介電壓參數設定為-3V。此等施加於節點 9a-9n以及10a_10n之輸入電壓在_〇.8V與-1.5V之間變化。將 -3V施加於節點11’與20’。將-1.8V之電壓施加於節點 8a-8n。將30V之電壓施加於終端節點611之VDAC。流經各電 15 流源2之電流為26Ma。在第8圖中之曲線41說明在DAC 600 之輸出603之電壓。曲線43說明在DAC 600之輸出609之電 壓。如同於第8圖而為明顯，DAC 600之兩個輸出603，609 ^ 是彼此互補。 此所想要之輸出電壓變化可以藉由調整流經電流源2 20 電流而調整。取決於施加於終端節點611之電壓VDAC之電壓 變化，而可獲得最大之輸出電壓變化。在本例之情形中最 大輸出電壓之變化是大約27V。 熟習此技術之人士瞭解，多種不同的DAC使用電流開 關，其中可以使用本發明之電流開關。例如在第5圖中所示 16 200308147 之電流開關可以與在數位至類比轉換器中之單一R-2R階梯 網路一起使用。 請荼考第9a與％圖，其說明本發明之另一實施例。此 結構造成四端子組合切換裝置能夠同時提供高（與高電壓 操作。此裝置由至少兩級所構成。第一級3包括至少一半導 體裝置，較佳由高ft低崩潰電壓技術製成。第二級4包括至 夕一半導體裝置，較佳由較於第一級3中所使用之崩潰電壓 技術更高之崩潰電壓技術所製成。 第9a圖為四端子組合式切換裝置之一般性圖式。方形 1〇盒子丁丨與丁4為半導體裝置之一般性圖式，其可以為任何形 式。電晶體τι較佳以高頻率ft低崩潰電壓技術製成。具有 InGaAs集極與崩潰電壓大約3 v之〗單一 是特別合 適。電晶體Τ4較佳是由例如GaN之高崩潰電壓材料所製成 之FET。在上述用於電流開關第一級3與第二級4中相同之技 15術亦可使用於四端子組合切換裝置之第一級3與第二級4 中。 第9b圖提供四端子組合切換裝置之更詳細之圖式，而 Q〇為具有InGaAs集極之inp單一 HBT，以及M79是GaN FET。在此相對於第％圖而說明之四端子組合式切換裝置之 操作疋作為例子。通常在節點93之電壓被限制於乂_與m79 之臨介電壓間之差。因此，較佳選擇Q〇之源極電壓ν“，以 致於跨QG之電壓是在祕該電晶體之安全操作範圍内。例 如，藉由選擇用KM79之臨界電壓為_3V，且在終端節點11 %加3V則將在節點93之電壓限制為大約之小電壓。然 17 k可以將較第-級3之崩潰電慶更高之電壓施加於第二級 此四端子組合式切換裝置可簡時:供

复^習此項技術之人士瞭解，可以將任何數目之組合裝 ^合^成能作各種應用之較大電路。此外，可以將例 第·'阻器之任何數目之裝置插人四端子組合式切換袭置之 复與第二極4之間，而不會改變此四端子組合切換裳 切 力以同日才提供鬲頻率ft與高壓操作。此四端子組合式 刀換裝置可以併入高偏壓串聯放大器中。 習以上已經說明了與某些較佳實施例有關之本發明。熟 ^ /行之人士必然會想對它作修正。因此，本發明並不 限於所揭不之實施例除非由所附之中請專利範圍特別要 【闺式簡單謂^明】 第1圖為習知技術之數位至類比轉換器之方塊圖；

第2圖為概要圖說明根據本發明之電流開關之實施例； 第3圖為概要圖說明根據本發明之電流開關之另一實施例； 第4圖為模擬圖說明第3圖實施例之操作； 第—5圖為根據本發明單一終端電流開關之實施例之概要圖； 第6圖為模擬圖說明第$圖實施例之操作； 第7圖為根據本發明之數位至類比轉換器之概要圖； 第8圖為模擬圖說明第7圖實施例之操作； 第9a圖為概要圖說明本發明之另一實施例；以及 第％圖為概要圖說明本發明之另一實施例。 18 200308147 【圖式之主要元件代表符號表】 1···差動電流開關 29…跡線 2…電流源 35···跡線 3…第一級 37…跡線 4"·第二級 39…跡線 5···第三端子 93…節點 6…第三端子 95…輸出 8…端子 100…數位至類比轉換器 8a，8b，8c···節點 101…電阻階梯電路 9…連接器 102···電阻階梯電路 9a-9n···節點 120…差動電流開關電路 10…連接器 600…數位至類比轉換器 10a-10n···節點 602…電流開關 11…節點 603…輸出 12…輸出節點 605…階梯網路 12a-12n···輸出 607…階梯網路 13…輸出節點 609…輸出 13a-13n···輸出 611…節點 14…集極電壓 T1-T5…電晶體 15…集極電壓 Q1···電晶體 16…第二端子 Q2···電晶體 17…第二端子 M0···電晶體 18…第三端子 M79…電晶體 19…第三端子 R0…電阻器 20…節點 Rf電阻器 25…跡線 Vl···電壓供應 27…跡線 ft…高單位電流增益頻率 19

Claims (1)

1. 200308147 拾、申請專利範圍： 1. 一種裝置，其特徵為包括： 第一級，包括至少一第一級半導體裝置，該至少一 第一級半導體裝置具有小於等於5V之第一級半導體裝 5 置崩潰電壓，該至少第一級半導體裝置具有大於或等於 100 GHz之單位電流增益頻率；以及 第二級，包括至少一第二級半導體裝置，該至少一 第二級半導體裝置，具有大於第一級半導體裝置崩潰電 壓之第二級半導體崩潰電壓，並且該第二級是電性耦合 10 連接至該第一級。 2. 如申請專利範圍第1項之裝置，其中，此至少一第一級 半導體裝置包括異質接合雙載子電晶體。 3. 如申請專利範圍第2項之裝置，其中，此異質接合雙載 子電晶體具有InP基板與InGaAs集極。 15 4.如申請專利範圍第1項之裝置，其中，至少一第二級半 導體裝置包括至少一場效應電晶體。 5. 如申請專利範圍第4項之裝置，其中，該至少一場效應 電晶體是GaN場效應電晶體。 6. 如申請專利範圍第1項之裝置，更包括電流源電性連接 20 至該第一級。 7. —種提供裝置之方法，其特徵為包括以下步驟： 提供第一級，其具有小於或等於5V之第一級崩潰電 壓，且該第一級具有大於或等於100 GHz之單位電流增 益頻率；以及 20 200308147 提供第二級其電性連接至第一級，該第二級具有大 於該弟一級朋潰電壓之弟二級朋潰電壓。 8·如申請專利範圍第7項之方法，其中，提供第一級之步 驟包括提供至少一單一異質接合雙載子電晶體之步 5 驟，此電晶體具有InP基板與InGaAs集極。 9. 如申請專利範圍第7項之方法，其中，提供第二級之步 驟包括提供至少一 GaN場效應電晶體之步驟。 10. —種開關，其特徵為包括： 電流源； 10 第一級包括至少一第一級半導體裝置，該至少一第 一級半導體裝置具有小於或等於5V之第一級半導體崩 潰電壓，該至少一第一級半導體裝置具有大於或等於 100 GHz之單位電流增益頻率，該第一級是電性耦合連 接至該電流源；以及 15 第二級，包括至少一第二級半導體裝置，該至少一 第二級半導體裝置具有大於第一級半導體裝置崩潰電 壓之第二級半導體裝置崩潰電壓，且該第二級是電性耦 合連接至第一級，以致於該第一級是介於該電流源與該 第二級之間。 20 11.如申請專利範圍第10項之開關，其中，至少一第一級半 導體裝置包括異質接合雙載子電晶體。 12. 如申請專利範圍第11項之開關，其中，此雙載子電晶體 具有InP基板與InGaAs集極。 13. 如申請專利範圍第10項之開關，其中，至少一第一級半 21 200308147 導體裝置是由以下所構成之組選出：InP單一異質接合 雙載子電晶體，ΙιιΡ雙異質接合雙載子電晶體，該InP雙 異質接合雙載子電晶體具有小於4000A之集極厚度，InP 高電子遷移率電晶體，InP場效應電晶體，GaAs金屬半 5 導體場效應電晶體，SiGe異質接合雙載子電晶體具有集 極厚度小於4000A，以及石夕金屬氧化物半導體場效應電 晶體，具有大於或等於100 GHz之單位電流增益頻率以 及小於或等於3V之崩潰電壓。 14·如申請專利範圍第1〇項之開關，其中，至少一第二級半 10 導體裝置包括場效應電晶體。 15·如申請專利範圍第14項之開關，其中，此場效應電晶體 為GaN場效應電晶體。 16·如申請專利範圍第10項之開關，其中，至少一第二級半 導體裝置是由以下所構成之組所選出：GaN場效應電晶 15 體’ GaN異質接合雙載子電晶體，InP雙異質接合雙載子 電晶體’該InP雙異質接合雙載子電晶體所具有集極之 厚度大於4000A ’矽碳化物為主之電晶體，以及GaAs異 質接合雙載子電晶體。 17· —種數位至類比轉換器，其特徵為包括： 20 多個開關，各開關包括： 電流源； 第一級，包括至少一第一級半導體裝置，該至少 一第一級半導體裝置具有小於或等於5v之第一級半 導體裝置崩潰電壓，該至少一第一級半導體裝置具有 22 200308147 大於或等於100 GHz之單位電流增益頻率，且該第一 級是電性耦合連接至電流源； 第二級，包括至少一第二級半導體裝置，該至少 一第二級半導體裝置具有大於第一級半導體裝置崩 5 潰電壓之第二級半導體裝置崩潰電壓，且該第二級是 電性耦合連接至第一級，以及於該第一級是在該電流 源與第二級之間；以及 至少一 R - 2 R電阻階梯網路，電性耦合連接至該多個 開關，其響應數位輸入信號而產生類比電壓信號。 10 18. —種電流開關，其特徵為包括： 電流源，具有輸入與輸出； 第一級，包括至少一第一級半導體裝置，該至少一 第一級半導體裝置具有小於或等於5V之第一級半導體 裝置崩潰電壓，該至少一第一級半導體裝置具有大於或 15 等於100 GHz之單位電流增益頻率，且該至少第一級半 導體裝置具有：第一端子，第二端子以及第三端子，且 該至少一第一級半導體裝置之該第三端子是電性耦合 連接至該電流源之該輸入；以及 第二級，包括至少一第二級半導體裝置，該至少一 20 第二項半導體裝置具有大於第一級半導體裝置崩潰電 壓之第二級半導體裝置崩潰電壓，該至少一第二級半導 體裝置具有第一端子，第二端子以及第三端子，且該至 少一第二級半導體裝置電性耦合連接至該至少一第一 級半導體裝置之第一端子。 23 200308147 19. 如申請專利範圍第18項之開關，更包括： 第二第一級半導體裝置，該第二第一級半導體裝置 具有小於或等於5V之第一級半導體裝置崩潰電壓，該第 二第一級半導體裝置具有大於或等於100 GHz之單位電 5 流增益頻率，該第二第一級半導體裝置具有第一端子、 第二端子以及第三端子，該至少一第一級半導體裝置之 該第三端子是電性耦合連接至該第二第一級半導體之 該第三端子；以及 第二第二級半導體裝置，該第二第二級半導體裝置 10 具有大於第一級半導體裝置崩潰電壓之第二第二級半 導體裝置崩潰電壓，該第二第二級半導體裝置具有第一 端子，第二端子與第三端子，該第二第二級半導體裝置 之該第三端子是電性耦合連接至該第二第一級半導體 裝置之該第一端子，且該第二第二級半導體裝置之該第 15 二端子是電性耦合連接至該至少一第二級半導體裝置 之該第二端子。 20. 如申請專利範圍第18項之電流開關，其中，至少一第一 級半導體裝置是異質接合雙載子電晶體；並且其中此第 一端子為異質接合雙載子電晶體之集極，第二端子是異 20 質接合雙載子電晶體之基極，以及第三端子是異質接合 雙載子電晶體之射極。 21. 如申請專利範圍第20項之電流開關，其中，該異質接合 雙載子電晶體具有InP基板與InGaAs集極。 22. 如申請專利範圍第18項之電流開關，其中，至少一第二 24 200308147 級半‘體裝置是場效應電晶體，且其中該第—端子B支日 效應電晶體之沒極，第二端子是場效應電晶體之閘極， 以及第三端子是場效應電晶體之源極。 5 23·如申請專利範圍第22項之電流開關，其中，場效應電晶 體是GaN場效應電晶體。 •一種數位至類比轉換器，其特徵為包括： 多個開關包括： 電流源，具有輸入與輸出； 1〇 第一級，包括至少兩個第一級半導體裝置，各 該至少兩個第一級半導體裝置具有小於或等於 之第-級半導體裝置崩潰電壓，該至少兩個第—級 =導體具有大於或等於⑽GHz之單位電流增益頻 率，各該至少兩個第一級半導體裝置具有第—端 15 子’第二端子以及第三端子，該至少兩個第-級半 導财置之—該第三端子是電,_合連接至該至少 兩個第-級半導體裝置之該另一個該第三端子，且 該至少兩個第—級半導體裝置之該第三端子是電性 麵合連接至該—之該輸入；以及 20 ^第二級，包括至少兩個第二極半導體裝置，各 該至少兩個第二級半導體裝置具有大於第—級半導 體裝置崩潰電麼之第二級半導體裝置崩潰電屋，各 該至Μ個第二級半導職置具有第一端子， 第端子以及第二端子，該至少兩個第二級半 導體裳置之_之 之"亥第一鳊子疋電性耦合連接至該至 25 200308147 少兩個第二級半導體裝置之另一個之該第二端子， 該至少兩個第二級半導體裝置之一之該第三端子是 電性耦合連接至該第一級半導體裝置之一之該第一 端子，以及該至少兩個第二級外導體裝置之另一個 5 之該第三端子是電性耦合連接至該第一級半導體裝 置之另一個之該第一端子；以及 兩個R-2R電阻階梯網路響應數位輸入信號以 產生類比電壓信號，該兩個R-2R電阻階梯網路之一 電性耦合連接至該多個開關之該第二級半導體裝置 10 之一之各該第一端子，該兩個R-2R電阻階梯網路之 另一個電性耦合連接至該多個開關之該第二級半導 體裝置之另一個之各該第一端子。 25. —種提供電流開關之方法，其特徵為包括以下步驟： 產生預先設定之恆定電流； 15 提供第一級裝置用於接收該恆定電流，該第一級具 有小於或等於5V之第一級裝置崩潰電壓，以及該第一級 裝置具有大於或等於100 GHz之單元電流增益頻率；以 及 提供第二級裝置，其具有大於該第一級裝置崩潰電 20 壓之第二級裝置崩潰電壓，該第二級裝置是電性耦和連 接至該第一級裝置。 26. 如申請專利範圍第25項之方法，其中，提供第一級裝置 包括以下步驟： 提供兩個InP單一異質接合雙載子電晶體，各該InP 26 200308147 異質接合雙载子電晶體具有集極，基極與射極；以及 將該兩個InP單一異質雙載子電晶體之一之射極電 性耦合連接至該兩個InP單一異質接合雙載子電晶體之 另一個之射極。 5 27·如申請專利範圍第25項之方法，其中，提供第二級裝置 之步驟包括以下步驟： 提供兩個GaN場效應電晶體，各該GaN場效應電晶 體具有源極，閘極與沒極；以及 10 15 20 將該兩個GaN場效應電晶體之一之閘極電性耦合 連接至該兩個GaN場效應電晶體之另一個之閘極。 汉-種提供數位錄轉換之方法，其贿為包括提供多 個開關之频，該提供多個_之步驟包細下步驟： 產生預先設定之恆定電流； 知供弟一級裝置用於接收該缺電流，該第 置具有小於或等於5V之第一級裝置崩潰電壓且該第二 級裝置具有大於或等於1()()GHz之單位電流增益頻率； —提供第二級裝置，具有大於該第_級裝置崩潰電壓 之第二級裝置崩潰電壓，該第二級裝置是電性輕合 至該第一級裝置；以及 接 將兩個請電_梯_電性連接至該多個開 關’而響應數位輸入信號以產生類比電壓信號。 29· —種數位至類比轉換器，其特徵為包括： 多個電流開關； 多個電阻器 電性輕合連接至該多個電流開關；其 27 200308147 中各該多個電流開關包括： ⑴電流源； (ii) 第一級，包括至少一第一級半導體裝置，該至 少一第一級半導體裝置具有小於或等於5V之第一級 5 半導體裝置崩潰電壓，該至少一第一級半導體裝置具 有大於或等於100 GHz之單位電流增益頻率，且該第 一級是電性耦合連接至該電流源；以及 (iii) 第二級，包括至少一第二級半導體裝置，該 至少一第二級半導體裝置具有大於第一級半導體裝 10 置崩潰電壓之第二級半導體裝置崩潰電壓，該第二級 被電性耦合連接至該第一級，以致於該第一級是介於 該電流源與該第二級之間。 30.如申請專利範圍第29項之數位至類比轉換器，其中，將 該多個電阻器配置成R-2R階梯網路。 28