TW200302980A - Shift device and method for shifting - Google Patents
Shift device and method for shifting Download PDFInfo
- Publication number
- TW200302980A TW200302980A TW092100885A TW92100885A TW200302980A TW 200302980 A TW200302980 A TW 200302980A TW 092100885 A TW092100885 A TW 092100885A TW 92100885 A TW92100885 A TW 92100885A TW 200302980 A TW200302980 A TW 200302980A
- Authority
- TW
- Taiwan
- Prior art keywords
- encryption
- encrypted
- unit
- shifting
- shifted
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Mobile Radio Communication Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
200302980 ⑴ 玖、發%鍊明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域 本發明係關於數個計算單元,且尤其係關於一種移位裝 置,用於將一資料字元(包括複數個位置)的一第一位置移 位至一第二位置,以便取得一移位資料字元。 先前技術 在傳統中央處理單元(CPU)中,移位運算為一重要功 能。運用移位可實現諸如乘法或除法之類的演算法。已知 的中央處理單元(CPU)與清楚的文字資料一起運作,該資 料可被移位或旋轉η個位置到左或右邊。有各種不同的移 位單元可用於此種目的,例如桶形移位器或對數移位器。 一般而言該單元為一排列器,將一任意位元從i帶到』的位 置。 用於已知中央處理單元(CPU)的此移位裝置之一缺點 為:需有清楚的文字資料才能正確運算。結果,攻擊的可 能性就變得有關係’這些可能性係根據探查或一簡單權限 分析(SPA)或一差異的權限分析(DPA)而得。為改良處理器 内部對抗此種攻擊的安全性,已導入一匯流排加密。這意 味著在數個匯流排上傳輪的資料被加密,並在饋入該中央 處理單元(CPU)之刖被解密,以便該中央處理單元(cpu) 能在清楚的文字空間内執行正確的計算方面的運算。然後 一運算的結果被再度加密,並以加密形式透過—匯流排傳 輸至一快取記憶體亦或一外部記憶體(對該中央處理單元 而言係位於外部)。 200302980 _ ⑺ I發 以此種方式,一攻擊者無法監視在内部匯流排上運送的 資料,這是因為如果試圖監視的話,可能僅能接收到該加 密資料。然而,若該攻擊者攻擊該計算單元的輸入或輸出 亦或該計算單元内部的中間狀態,則會因該計算單元係在 清楚的文字空間内運作的關係,而能監視到清楚的文字資 料。雖然在此處要被監視的該等結構較匯流排結構小且較 不固定,但仍不失為一可攻擊之處。 發明内容 本發明之目標為提供一用於移位資料的安全概念。 透過如申請專利範圍第1項之移位裝置,亦或透過如申 請專利範圍第7項之方法來達成此目標。 本發明係根據以下發現:該移位運算必須在秘密的文字 空間内執行,亦即以加密資料,以避免攻擊點,在這些攻 擊點中資料可在清楚的文字空間内取得。既然該資料字元 不同的位置係以不同方式加密,則除了將一資料字元的一 第一位置移至其第二位置之移位運算之外,還必須有一種 再加密方式,使該資料字元的位置(要被饋入該移位裝置 内)係以一用於該第一位置的加密參數加密,而移位裝置 則以一用於該第二位置的加密參數加密。為達此目的,提 供一再加密裝置,將該第一位置從一使用該第一加密參數 的加密,再加密至一使用該第二加密參數的加密。原則 上,該移位運算和再加密運算的順序為任意的。因而是可 能先將該第一位置再加密,然後再將它移位。然而,也可 先將該第一位置移位,然後將其再加密。 200302980
偏好以在該再加密期間不會產生清楚的文字資料的形 式執行該再加密。這要靠以下方式來達成:使用該第一加 密參數將第一位置解密至清楚的文字空間,以及使用一用 於第二位置的加密參數加密在清楚的文字空間的第一位 置,在一運算中結合此二種方式,其中並無清楚的文字資 料做為中間結果。 偏好該加密演算法採用具有一加密參數的逐位元的互 斥或(XOR)或非互斥或(XNOR)運算的形式,該資料字元 個別位置的加密參數均彼此獨立。該互斥或(XOR)或非互 斥或(XNOR)運算的反向再次對應於該互斥或(x〇R)或非 互斥或(XNOR)運算。該互斥或(X〇R)運算可使用簡單電 路並以適度的空間量,透過計算一再加密金鑰(對應該第 一和第二加密參數的一做互斥或(X〇Ring)或做非互斥或 (XNORing)),而達成從以一第一加密參數的加密再加密 成以一第一加岔參數的加岔。然後達到再加密透過以該再 加密金鑰做互斥或(XORing)或做非互斥或(XN〇Ring)該 資料位元的第一位置(以該第一加密參數加密),以便提供 一以該第一加禮參數加雄、第一位置的資料位元位置。以該 再加密金鑰做互斥或(XORing)或做非互斥或(XN〇Ring) 並不會產生任何清楚的文子資料’故一攻擊者無機會監視 在該移位裝置内任何位置的清楚文字資料。 可使用任何可反向之演算法於加密方面。然而,因速度 因素’較偏好以互斥或(XOR)或非互斥或(XNqr)加密。 如本發明’只有加密資料會被移位。這嚴格地限制了攻 200302980 W 丨 擊的可能性。 實施方式: 圖1圖示一種如本發明之移位裝置,具有複數個輸入, 供做一資料字元的被加密位置dGf,t’,...,該資料字元 包括一個以上(含)加密位置d 〇 ’,…。每一輸入具一有特別 權數,如圖1所示之二進位系統中的權數2G,21,等。此 外,該資料字元d的每一位置係透過一被指派至此位置的 加密參數k〇,ki,k2,...加密。這意味著該資料字元d〇’ 的位置是以加密參數k〇加密,而如該資料字元d,的位置 則是以加密參數k3,而不是加密參數kG加密。應注意被加 密的值是以撇號’來標記。 如本發明之該裝置也包括一單元1 0,用於將該資料字元 的一第一位置移位至其第二位置;一單元12,用於將該第 一位置從一使用指派給該第一位置的加密參數的加密,再 加密至一使用指派給該第二位置的加密參數的加密。如本 發明之該移位裝置也具有一控制單元14,執行用於移位10 的該單元以及用於再加密12的該單元的順序控制,以致於 該第一位置先被移位至該第二位置,然後產生再加密;亦 或先再加密該資料字元已加密的第一位置,然後該再加密 值再被移位至該第二位置。可經由一控制器輸入1 6 (具有 一移位值,指示應移位一字元内的多少位置或是一字元的 一個位置)饋入該控制器14。用於再加密之該單元12也包 括一金鑰輸入18,經由此輸入可接收各個位置的金鑰,亦 即被指派給個別位置或輸入的加密參數。 200302980 發 如本發明之該移位裝置也具有複數個輸出,該等輸出被 指派給一確定權數2G,21,22...,並且該權數,如同該等 輸入,被指派給該等加密參數k〇,k 1,...。
以下將以一實例並參考圖1的方式來解釋一資料字元的 移位。假設該已加密資料字元d ’具有三個位置,稱為d〇 ’, di’和d2’。在輸入16所輸入的移位值為+2,亦即,該加密 資料字元(在圖1所示該單元的輸入處)的三個位置,每一 個皆被向右移位二個位置,亦即向較高值的位置。為了要 如此,用於再加密的該單元12需要相關位置的再加密金 鑰,亦即k〇,ki,和k2,由於這些是受到該移位運算所影 響的輸入資料字元的位置;以及該金鑰k3和k4,由於這些 位置係最近才因該2位元移位至右邊而被佔用。 對該實例來說,假設該資料為以該各別加密參數加密的 逐位元互斥或(XOR),亦即di’ = diXOR幻。然而,原則上也 可使用任何其它可反向之加密方法。
用於使該第一位置d〇f從該權數2°再加密到權數22的再 加密金鑰等於一 kG與k2的互斥或(X OR)閘運算。透過類 推,該權數為21的輸入位置的再加密金鑰為hXOR k3。最 後用於移位該輸入資料位元d2f的再加密金鑰為d2’:d24 = k2 XOR k4。原則上,該資料是先被加密然後再被移位,或是 該資料先移位然後再加密,並不很重要。在所有情況下, 皆要確保只有被加密的資料才會被移位。此點對較大的移 位器特別重要,因為從一輸入到一輸出的線路的長度可能 很長,並且因而很容易監視。然而,如本發明之該移位裝 -10 - 200302980 _
(6) 發瞵說螞續頁I 置能確保只有被加密的資料(不論係根據該輸入亦或輸出 方面的加密參數)才會被移位。雖然偏好以在再加密期間 不會計算任何清楚的文字資料的方式來執行再加密(在此 實例中,清楚的文字資料上不再有一攻擊點),但在以下 述方式使再加密生效的實例中,也做到增加安全性:首先 使用該第一加密參數先解密,然後使用一第二參數加密, 使清楚的文字資料存在於解密和加密之間。在此實例中, 也是只有被加密的資料被移位,並且該清楚的文字資料僅 出現於該再加密單元内。要以探測的方式竊聽這些資料, 比竊聽以未加密方式移位的資料更難。 應注意,圖1圖示所有位元皆移位一位置,僅為一範例。 如本發明之移位器可充做一般排列器,其中任何位元被帶 至任何位置之前,總需先考慮適當的再加密,以便存在正 確的金餘基礎。在一排列器中,一位元未被移位也會產生 此情況。在此實例中,不需再加密任何事物。 圖2圖示如本發明之一移位裝置較佳具體實施例,該裝 置在移位前以逐位元互斥或(X 0 R)加密和再加密。特別 是,圖2圖示一位元片段,亦即用於該輸入資料字元di' 的加密位元。該再加密單元包括許多互斥或(X OR)閘20, 2 1,2 2和2 3。用於移位之該單元具有許多移位單元,可移 位至左邊(SHL)或右邊(SHR)。圖2所示之一已加密桶形移 位器之原理為,每一位元(n-1)另外需要三倍(個)的互斥或 (XOR)閘。對一 32位元的中央處理單元來說,需再額外投 資3 2x(n-l)三倍(個)互斥或(XOR)閘,η的數目代表可移位 -11 - 200302980 ⑺
至左邊或右邊的最大位置數。 除了在該移位運算前再加密,如圖2所示,也可在該移 位運算後再加密。圖3圖示以用於該資料字元一加密位置 t’的位元片段。首先該加密值dif移位η個位元,並使用適 當的再加密金输再加密’該表不法+ 意味著在
i+ 2 η位置的該資料位元已被移位η個位置到右邊。該再加 密金鑰為k的再加密運算仍需要此中間結杲,此結果係源 自該相關二位置的二加密參數的做互斥或(XORing),亦 即原始和目標加密參數。所產生的位元的方程式為:
rj, = (di,<<n)XORt1J 對該結杲q的每一位元而言,此解法需要一額外的三倍 (個)互斥或(XOR)閘30和一 n-in-Ι多工器32。此外,就如 同圖2,也需要與圖2中對應元件相等的位移單位24,25, 26和 27。
應注意的是,可根據前述細節實現各種移位演算法,例 如對數移位器等。一種特別的移位運算為旋轉一字元。若 要旋轉一資料字元一個位置到右邊,這意味著在旋轉前該 資料字元的最小位元(lsb)於旋轉後變成該資料字元的最 大位元(msb)。然後該第一位置為該資料字元的最不重要 位元,而該第二位置為該資料字元的最重要位元。然後該 再加密金餘為運算該最重要位元的加密參數和該最不重 要位元的加密參數的結果。 如本發明之該移位器也可結合一完整的算術邏輯單元 (A L U)(以加密資料計算),以執行較複雜的運算,例如從 -12 - 200302980 (8) 一暫存器中萃取k個位元並將其插入另一暫存器中的其它 位元位置内。一般而言,如本發明之該移位器可充做一排 列器,能相當任意地將位元位置移位。特別是,在一通用 排列器中,可能產生特定位元位置被移位,並且因而必須 被再加密;而其它位元位置則未被移位,並且因而不需被 加密的情況。
關於如何處理透過移位而被釋放的該等位元,例如圖1 中該權數為2°和21的該等位元,有各種不同的方式。在清 楚的文字空間内,若要插入數個0,則在該秘密文字空間 内的0必須以金鑰kG加密最不重要的位置,並以ki加密最 重要的位置。另一方面,例如為了做記號,而導入數個1, 則這些1也同樣地應以金鑰加密對應的位置。此外,若該 移位值本身即被加密,例如,使用自己的加密參數或用於 該等輸入的一加密參數,則不論是否發生移位或發生了多 少次移位,一攻擊者均不可能有機會攻擊。這是因為在不 需要或被釋放的位元線上所插入的數個0或1也被加密,故 不易查覺在該加密移位器内發生了什麼事。 圖式簡單說明 以下將參考圖式,詳細敘述本發明之較佳具體實施例, 其中 圖1圖示如本發明一移位裝置之方塊圖; 圖2圖示如本發明一較佳具體實施例之一移位裝置,其 中再加密係於移位前執行;且 圖3圖示如本發明一較佳具體實施例之方塊圖,其中再 -13 - 200302980 發鹌說.明.續買. (9) 加密係於移位後執行。 圖式代表符號說明 10 移 位 單 元 12 再 加 密 單 元 14 控 制 16 移 位 值 輸 入 18 鍵 值 輸 入 20 第 一 互 斥 或 閘 2 1 第 二 互 斥 或 閘 22 第 三 互 斥 或 閘 23 第 三 互 斥 或 閘 24 第 一 移 位 器 25 第 二 移 位 器 26 第 三 移 位 器 27 第 四 移 位 器 30 輸 出 互 斥 或 閘 32 多 工 器
-14-
Claims (1)
- 200302980 拾、申讀專利範圓 1 . 一種用於將一資料字元的一第一位置移位至一第二位 置以取得一移位資料字元之移位裝置,該資料字元包括 複數個位置,其中使用一第一加密參數加密該第一位 置,並使用一第二加密參數加密該第二位置,包括: 一用於將該資料字元的第一位置移位至其第二位置 之單元(10); 一用於將該第一位置(為一使用該第一加密參數的加 密)再加密成一使用該第二加密參數的加密之單元 (12);及 一控制單元(14),用於控制該單元(10)移位以及單元 (1 2)再加密,以便該第一位置係第一個被移位至該第二 位置,然後再被加密;或是該第一位置係第一個被再加 密,然後再被移位至該第二位置。 2 .如申請專利範圍第1項之移位裝置,其中雖該第一和第 二加密參數不同,卻仍使用相同加密演算法執行該第一 位置和第二位置的加密。 3 .如申請專利範圍第2項之移位裝置,其中該加密演算法 包括以一加密參數將該未加密的第一或第二位置做互 斥或(XORing)或做非互斥或(XNORing),並且其中用於 再加密之該單元(1 2)係裝置成能以一再加密參數執行 該被加密第一位置的XORing或做非互斥或 (XNORing),其中該再加密參數等於該第一和第二加密 參數的一做互斥或(XORing)或做非互斥或(XNORing)。 4 .如申請專利範圍第2項之移位裝置,其中該資料字元為 200302980一二進位數目,其中該資料字元之一位置為一位元,並 且其中做互斥或(XO Ring)或做非互斥或(XNO Ring)包 括逐位元的做互斥或(XORing)或做非互斥或 (XNORing)。 5 .如申請專利範圍第1項之移位裝置, 其中用於移位之該單元(1 2)在每個位置上皆有一多 工器(32)。 6. 如申請專利範圍第1項之移位裝置, 其中用於再加密之該單元有一非互斥或(XN OR)或一 互斥或(X OR)閘(20,21,22,23,30),具有三個輸入, 一可施加一加密位置之第一輸入,一可施加該第一加密 參數之第二輸入,以及一可施加該第二加密參數之第三 輸入。 7. 如申請專利範圍第1項之移位裝置, 其中用於再加密(12)之該單元是以不會產生一中間 結果的方式來執行再加密,其中該第一位置未被加密。 8. 如申請專利範圍第1項之移位裝置,尚包括: 一用於將一數值插入該資料字元的一位置之單元,該 字元在將該位置移位前已被佔用,但在該位置移位後, 即不再被佔用。 9 ·如申請專利範圍第8項之移位裝置,其中用於插入該值 的單元被裝置成能以此位置之加密參數加密一用於插 入之數值,並能以加密形式插入該數值。 10.—種用於將一資料字元的一第一位置移位至一第二位 -2 - 200302980置以取得一移位資料字元之方法,該資料字元包括複數 個位置,其中使用一第一加密參數加密該第一位置,並 使用一第二加密參數加密該第二位置,以下步驟如下: 將該資料位元的第一位置移位至其第二位置,並將該 移位第一位置自一加密使用該第一加密參數再加密 成;或 自一加密使用該第一加密參數重新加密該第一位置 為使用該第二加密參數的一加密,並將該資料位元未加 密的位置移位至其第二位置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10201441A DE10201441A1 (de) | 2002-01-16 | 2002-01-16 | Schiebevorrichtung und Verfahren zum Verschieben |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200302980A true TW200302980A (en) | 2003-08-16 |
Family
ID=7712268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092100885A TW200302980A (en) | 2002-01-16 | 2003-01-16 | Shift device and method for shifting |
Country Status (6)
Country | Link |
---|---|
US (1) | US7178168B2 (zh) |
EP (1) | EP1446711B1 (zh) |
AU (1) | AU2003205592A1 (zh) |
DE (2) | DE10201441A1 (zh) |
TW (1) | TW200302980A (zh) |
WO (1) | WO2003060692A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9495166B2 (en) | 2009-12-17 | 2016-11-15 | Intel Corporation | Method and apparatus for performing a shift and exclusive or operation in a single instruction |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8977865B2 (en) * | 2010-05-25 | 2015-03-10 | Microsoft Technology Licensing, Llc | Data encryption conversion for independent agents |
WO2012135867A1 (en) * | 2011-04-01 | 2012-10-04 | Massachusetts Institute Of Technology | System and method for providing product data collection, monitoring, and tracking |
DE102015116049B3 (de) | 2015-09-23 | 2017-02-16 | Infineon Technologies Ag | Nulldetektionsschaltkreis und maskierter boolescher oder-schaltkreis |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754482A (en) * | 1985-11-26 | 1988-06-28 | Samco Investment Company | Method and apparatus for synchronizing encrypting and decrypting systems |
JPH0421025A (ja) * | 1990-05-15 | 1992-01-24 | Toshiba Corp | 左右シフタ |
US5363449A (en) * | 1993-03-11 | 1994-11-08 | Tandem Computers Incorporated | Personal identification encryptor and method |
EP1691315A1 (en) * | 1994-10-27 | 2006-08-16 | Intarsia Software LLC | Data copyright management system |
TW396704B (en) * | 1997-08-07 | 2000-07-01 | Hitachi Ltd | Cipher conversion method, cipher conversion apparatus, decoding method, decoding apparatus, and data communication system |
ES2660057T3 (es) * | 1998-05-18 | 2018-03-20 | Giesecke + Devrient Mobile Security Gmbh | Soporte de almacenamiento de datos de acceso protegido |
US6735291B1 (en) * | 1998-12-11 | 2004-05-11 | Securelogix Corporation | Virtual private switched telephone network |
US6598163B1 (en) * | 1999-08-02 | 2003-07-22 | Lucent Technologies Inc. | Flash mixing apparatus and method |
TW556111B (en) | 1999-08-31 | 2003-10-01 | Toshiba Corp | Extended key generator, encryption/decryption unit, extended key generation method, and storage medium |
US6792536B1 (en) * | 1999-10-20 | 2004-09-14 | Timecertain Llc | Smart card system and methods for proving dates in digital files |
BR0015907A (pt) * | 1999-12-02 | 2002-08-06 | Infineon Technologies Ag | Disposição de microprocessador com codificação |
WO2001054083A1 (de) * | 2000-01-18 | 2001-07-26 | Infineon Technologies Ag | Mikroprozessoranordnung mit verschlüsselung |
GB0217462D0 (en) * | 2002-07-27 | 2002-09-04 | Koninkl Philips Electronics Nv | Storage of encrypted digital signals |
-
2002
- 2002-01-16 DE DE10201441A patent/DE10201441A1/de not_active Withdrawn
-
2003
- 2003-01-10 AU AU2003205592A patent/AU2003205592A1/en not_active Abandoned
- 2003-01-10 EP EP03702419A patent/EP1446711B1/de not_active Expired - Lifetime
- 2003-01-10 DE DE50301297T patent/DE50301297D1/de not_active Expired - Lifetime
- 2003-01-10 WO PCT/EP2003/000181 patent/WO2003060692A2/de not_active Application Discontinuation
- 2003-01-16 TW TW092100885A patent/TW200302980A/zh unknown
-
2004
- 2004-07-16 US US10/893,161 patent/US7178168B2/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9495166B2 (en) | 2009-12-17 | 2016-11-15 | Intel Corporation | Method and apparatus for performing a shift and exclusive or operation in a single instruction |
US9495165B2 (en) | 2009-12-17 | 2016-11-15 | Intel Corporation | Method and apparatus for performing a shift and exclusive or operation in a single instruction |
US9501281B2 (en) | 2009-12-17 | 2016-11-22 | Intel Corporation | Method and apparatus for performing a shift and exclusive or operation in a single instruction |
US9747105B2 (en) | 2009-12-17 | 2017-08-29 | Intel Corporation | Method and apparatus for performing a shift and exclusive or operation in a single instruction |
US10684855B2 (en) | 2009-12-17 | 2020-06-16 | Intel Corporation | Method and apparatus for performing a shift and exclusive or operation in a single instruction |
Also Published As
Publication number | Publication date |
---|---|
DE50301297D1 (de) | 2005-11-10 |
EP1446711B1 (de) | 2005-10-05 |
WO2003060692A2 (de) | 2003-07-24 |
DE10201441A1 (de) | 2003-08-14 |
WO2003060692A3 (de) | 2004-02-12 |
AU2003205592A8 (en) | 2003-07-30 |
US20050041810A1 (en) | 2005-02-24 |
US7178168B2 (en) | 2007-02-13 |
EP1446711A2 (de) | 2004-08-18 |
AU2003205592A1 (en) | 2003-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7567668B2 (en) | Calculating unit and method for performing an arithmetic operation with encrypted operands | |
US8428251B2 (en) | System and method for stream/block cipher with internal random states | |
US9760737B2 (en) | Techniques for integrated circuit data path confidentiality and extensions thereof | |
US8745411B2 (en) | Protecting external volatile memories using low latency encryption/decryption | |
US7822797B2 (en) | System and method for generating initial vectors | |
US8301905B2 (en) | System and method for encrypting data | |
US9503256B2 (en) | SMS4 acceleration hardware | |
US20160171249A1 (en) | Decryption Systems And Related Methods For On-The-Fly Decryption Within Integrated Circuits | |
CN106487498B (zh) | 电子电路对边信道攻击的抵抗的检验 | |
CN106487497B (zh) | 对rijndael算法的dpa保护 | |
US10277391B2 (en) | Encryption device, encryption method, decryption device, and decryption method | |
JPWO2008010441A1 (ja) | 暗号装置及びプログラムと方法 | |
US9565018B2 (en) | Protecting cryptographic operations using conjugacy class functions | |
US10187198B2 (en) | Protection of a rijndael algorithm | |
JP2011512562A (ja) | アクセス及び通信に関するデータのランダム暗号化及び復号化方法 | |
US9729319B2 (en) | Key management for on-the-fly hardware decryption within integrated circuits | |
US9946662B2 (en) | Double-mix Feistel network for key generation or encryption | |
TW200302980A (en) | Shift device and method for shifting | |
US11093213B1 (en) | Cryptographic computer machines with novel switching devices | |
Lee et al. | Lightweight and low-latency AES accelerator using shared SRAM | |
TW202218373A (zh) | 混合式多階運算加解密系統、其發送端裝置、以及其接收端裝置 | |
WO2021152707A1 (ja) | 暗号システム、暗号化方法、復号方法及びプログラム | |
JP2015082077A (ja) | 暗号化装置、制御方法、及びプログラム | |
KR20060068006A (ko) | 전력분석에 의한 데이터 버스 공격을 막기 위한 랜덤 버스스크램블 장치 | |
Mahdi | New Paradigm Design by Merging the Techniques of Stream Cipher with Block Cipher |