TH67585B - สถาปัตยกรรมช่องสัญญาณที่ได้รับการอ่านแบบวนซ้ำที่มีการกล้ำสัญญาณที่ได้รับการลงรหัส - Google Patents

Abstract

DC60 สถาปัตยกรรมช่องสัญญาณการถอดรหัสแบบวนซ้ำที่ใช้การกล้ำสัญญาณที่ได้รับการลง รหัสได้รับการจัดเตรียม การกล้ำสัญญาณที่ได้รับการลงรหัสดังกล่าวได้รับการทำให้เกิดเป็นจริง โดยผ่านการแบ่งส่วนที่ได้รับการกำหนดสำหรับช่องสัญญาณตอบสนองบางส่วน(PR) ร่วมไปกับ การลงรหัสแบบหลายระดับ วิธีการเข้ารหัสและถอดรหัสการแก้ไขความผิดพลาดที่เกี่ยวเนื่องกัน พร้อมกันการพิจารณาความสามารถเข้ากันได้เพิ่มเติมสำหรับการลงรหัสที่ได้รับการกำหนดเงื่อน ไขบัลคับทางช่องสัญญาณก็ได้รับการจัดเตรียมไว้ด้วยเช่นกัน สถาปัตยกรรมช่องสัญญาณการถอดรหัสแบบวนซ้ำที่ใช้การกล้ำสัญญาณที่ได้รับการลง รหัสได้รับการจัดเตรียม การกล้ำสัญญาณที่ได้รับการลงรหัสดังกล่าวได้รับการทำให้เกิดเป็นจริง โดยผ่านการแบ่งส่วนที่ได้รับการกำหนดสำหรับช่องสัญญาณตอบสนองบางส่วน(PR) ร่วมไปกับ การลงรหัสแบบหลายระดับ วิธีการเข้ารหัสและถอดรหัสการแก้ไขความผิดพลาดที่เกี่ยวเนื่องกัน พร้อมกันการพิจารณาความสามารถเข้ากันได้เพิ่มเติมสำหรับการลงรหัสที่ได้รับการกำหนดเงื่อน ไขบัลคับทางช่องสัญญาณก็ได้รับการจัดเตรียมไว้ด้วยเช่นกัน

Claims (9)

1. ตัวเข้ารหัสตัวหนึ่งที่ประกอบด้วย ส่วนประกอบการเข้ารหัสส่วนที่หนึ่งที่ได้รับการกำหนดโครงแบบให้รับบิดสารสนเทศของผู้ใช้และ เพื่อส่งออกลำดับบิตที่ได้รับการเข้ารหัสเงื่อนไขบังคับลำดับที่หนึ่งโดยตอบสนอง ซึ่งสอดคล้องกับบิตสามารถสนเทศของผู้ใช้ดังกล่าว ส่วนประกอบการเข้ารหัสส่วนที่สองที่ได้รับการกำหนดโครงแบบเพื่อรับลำดับบิตการเข้ารหัสเงื่อน ไขบังคับลำดับที่หนึ่งดังกล่าว สร้างบิตภาวะคู่หรือคี่โดยตอบสนองและเข้ารหัสบิตเหล่านั้นเพื่อ สร้างลำดับบิตที่ได้รับการเข้ารหัสเงื่อนไขบังคับลำดับที่สอง และอุปกรณ์สหสัญญาณชิ้นที่หนึ่งที่ได้ รับการกำหนดโครงแบบให้รวมลำดับบิตที่ได้รับการเข้ารหัสเงื่อนไขบังคับลำดับที่สอง

2. อุปกรณ์ตามข้อถือสิทธิข้อที่ 1 ซึ่งส่วนประกอบการเข้ารหัสส่วนที่หนึ่งดังกล่าวประกอบ ด้วยจัวเข้ารหัสตรวจแก้ความผิดพลาด (ECC) และตัวเข้ารหัสเงื่อนไขบังคับตัวที่หนึ่ง

3. อุปกรณ์ตามข้อถือสิทธิข้อที่ 2 ซึ่งตัวเข้ารหัสเงื่อนไขบังคับตัวที่หนึ่งดังกล่าวเป็นตัวเข้า รหัสตัวหนึ่งของตัวเข้ารหัสการอัดข้อมูลแบบจำกัด(RLL) ตัวเข้ารหัสส่วนที่สองดังกล่าวประกอบ ด้วยโมเด็มการแบ่งส่วนที่ได้รับการกำหนดโดยโครงสร้างตัวที่หนึ่ง (SSP) เพอร์มิวเตอร์ ตัวเข้า

4. อุปกรณ์ตามข้อถือสิทธิข้อที่ 1 ซึ่งส่วนประกอบการเข้ารหัสส่วนที่สองดังกล่าวประกอบ ด้วยโมเด็มการแบ่งส่วนที่ได้รับการกำหนดโดยโครงสร้างตัวที่หนึ่ง (SSP) เพอร์มิวเตอร์ ตัวเข้า รหัสแบบหลายระดับของช่องสัญญาณและตัวเข้ารหัสเงื่อนไขบังคับตัวที่สอง

5. อุปกรณ์ตามข้อถือสิทธิข้อที่ 4 ซึ่งโมเด็ม SSP ตัวที่หนึ่งดังกล่าวรับลำดับบิตที่ได้รับ การเข้ารหัสเงื่อนไขบังคับลำดับที่หนึ่งและสร้างลำดับบิตระหว่างกลางลำดับหนึ่งโดยตอบสนอง

6. อุปกรณ์ตามข้อถือสิทธิข้อที่ 1 ซึ่งอุปกรณ์สหสัญญาณดังกล่าวคือตัวเชื่อมสัมพันธ์ตัว หนึ่ง

7. อุปกรณ์ตามข้อถือสิทธิข้อที่ 4 ซึ่งส่วนประกอบการเข้ารหัสส่วนที่สองดังกล่าวนอกจาก นี้ประกอบด้วยโมเด็ม SSP ตัวที่สองหนึ่งตัว

8. อุปกรณ์ตามข้อถือสิทธิข้อที่ 7 ซึ่งลำดับบิตที่ได้รับการเข้ารหัสเงื่อนไขบังคับลำดับที่ สองก็ได้รับการเข้ารหัสโดยโมเด็ม SSP ตัวที่สองดังกล่าวด้วยเช่นกัน

9. หน่วยขับจานหน่วยหนึ่งที่ประกอบด้วยตัวเข้ารหัสตามข้อถือสิทธิข้อที่ 1 1

0. อุปกรณ์ตรวจหาข้อมูลชิ้นหนึ่งที่ประกอบด้วย ตัวตรวจหาขั้นตอนวิธีไวเทอร์ไบแบบซอฟท์เอาท์พุทที่ได้รับการกำหนดเป็นตอน (S-SOVA) อย่าง น้อยหนึ่งตัว เพื่อการประมวลผลบิตช่องสัญญาณ และบิตระหว่างกลาง ซึ่งตัวตรวจหา S-SOVA ดัง กล่าวประกอบด้วย โครงสร้างหน่วยความจำวิถีที่ได้รับการใช้ประโยชน์สำหรับการปรับสารสนเทศแข็งและ สารสนเทศอ่อนสำหรับบิตช่องสัญญาณและบิตระหว่างกลางให้เป็นปัจจุบัน 1

1. อุปกรณ์ตามข้อถือสิทธิข้อที่ 10 ซึ่งโครงสร้างหน่วยความจำวิถีดังกล่าวประกอบด้วย หน่วยความจำบัฟเฟอร์หน่วยที่หนึ่งที่ได้รับการกำหนดโครงแบบเพื่อจัดเก็บสารสนเทศ แบบแข็งสำหรับบิตช่องสัญญาณเหล่านั้น หน่วยความจำบัฟเฟอร์หน่วยที่สองที่ได้รับการกำหนดโครงแบบเพื่อจัดเก็บสารสนเทศ แบบอ่อนสำหรับบิตช่องสัญญาณเหล่านั้น หน่วยความจำบัฟเฟอร์หน่วยที่สามที่ได้รับการกำหนดโครงแบบเพื่อจัดเก็บสารสนเทศ แบบแข็งสำหรับบิตช่องสัญญาณระหว่างกลางเหล่านั้น และ หน่วยความจำบัฟเฟอร์หน่วยที่สี่ที่ได้รับการกำหนดโครงแบบเพื่อจัดเก็บสารสนเทศแบบอ่อน สำหรับบิตช่องสัญญาณระหว่างกลางเหล่านั้น 1

2. อุปกรณ์ตามข้อถือสิทธิข้อที่ 10 ซึ่งตัวเข้ารหัส S-SOVA อย่างน้อยหนึ่งตัวได้รับการ กำหนดโครงแบบเพื่อใช้ประโยชน์สารสนเทศ เอ-ไพรออรี(a-priori) เพื่อแบ่งละเอียดเอาท์พุทการ ตัดสินใจแบบแข็งและเอาท์พุทการตัดสินใจแบบอ่อน 1

3. อุปกรณ์ตามข้อถือสิทธิข้อที่ 10 ซึ่งตัวเข้ารหัส S-SOVA อย่างน้อยหนึ่งตัวดังกล่าว เป็น S-SOVA เอกพันธ์ 1

4. อุปกรณ์ตามข้อถือสิทธิข้อที่ 10 ซึ่งตัวเข้ารหัส S-SOVA อย่างน้อยหนึ่งตัวดังกล่าว เป็น S-SOVA ไม่เป็นเอกพันธ์ 1

5. อุปกรณ์ตามข้อถือสิทธิข้อที่ 10 และซึ่งนอกจากนี้ประกอบด้วยตัวถอดรหัสขั้นตอนวิธี แบบผ่านสาร (MPA) อย่างน้อยหนึ่งตัว 1

6. อุปกรณ์ตามข้อถือสิทธิข้อที่ 10 และซึ่งนอกจากนี้ประกอบด้วยตัวแทรกตัวหนึ่งและ ตัวตัดการแทรกตัวหนึ่ง 1

7. หน่วยขับจานหน่วยหนึ่งที่ประกอบด้วยอุปกรณ์ตรวจหาข้อมูลของข้อถือสิทธิข้อที่ 10 1

8. ตัวกล้ำสัญญาณตัวเข้ารหัสแบบหลายระดับที่ประกอบด้วย ตัวเข้ารหัสสำหรับการตรวจแก้หรือตรวจหาความผิดพลาดอย่างน้อยหนึ่งตัวที่ได้รับการ กำหนดโครงแบบเพื่อสร้างบิตภาวะคู่หรือคี่ และ โมเด็มตัวหนึ่งที่ได้รับการกำหนดโครงแบบเพื่อรับสดมภ์ของบิตข้อมูลนำเข้าจากแมทริกซ์ ข้อมูลนำเข้าและเพื่อสร้างบิตข้อมูลเอาท์พุตที่ได้รับการเข้ารหัสซึ่งเป็นฟังก์ชันของสดมภ์ของบิต ข้อมูลนำเข้าและบิตข้อมูลส่งออกก่อนหน้า 1

9. อุปกรณ์ตามข้อถือสิทธิข้อที่ 18 ซึ่งการเข้ารหัสของข้อมูลได้รับการทำให้บรรลุผลโดย การรวมภาวะคู่หรือคี่แบบเดี่ยวสำหรับแถวของแถวลำดับข้อมูลแบบหลายแถว และ การรวมภาวะคู่หรือคี่แบบเดี่ยวสำหรับสดมภ์ของแถวลำดับข้อมูลแบบหลายสดมภ์ 2

0. หน่วยขับจานหน่วยหนึ่งที่ประกอบด้วยตัวกล้ำสัญญาณตัวเข้ารหัสแบบหลายระดับ ตามข้อถือสิทธิข้อที่ 18