TH65655A - ซิลิคอนที่มีความเครียดบนฉนวน (ssoi) และวิธีการก่อรูปที่มีลักษณะเช่นเดิม - Google Patents
ซิลิคอนที่มีความเครียดบนฉนวน (ssoi) และวิธีการก่อรูปที่มีลักษณะเช่นเดิมInfo
- Publication number
- TH65655A TH65655A TH301004022A TH0301004022A TH65655A TH 65655 A TH65655 A TH 65655A TH 301004022 A TH301004022 A TH 301004022A TH 0301004022 A TH0301004022 A TH 0301004022A TH 65655 A TH65655 A TH 65655A
- Authority
- TH
- Thailand
- Prior art keywords
- layer
- sige
- silicon
- silicon layer
- insulator
- Prior art date
Links
Abstract
DC60 (12/01/47) วิธีการประดิษฐ์ชั้นซิลิคอนที่มีความเครียดบนฉนวน โครงสร้างชั้นซิลิคอนที่มีความเครียด บนฉนวนและระบบทาง อิเล็กทรอนิกส์ประกอบรวมด้วยชั้นดังกล่าวได้รับการเปิดเผย ถึงรายละเอียด วิธีการประกอบรวมด้วยขั้นตอนการก่อรูปชั้น คลายตัว SiGe ตามแนวแกน ณ ตำแหน่งด้านบนของ ชั้นซิลิคอนบน ฉนวน การเปลี่ยนรูปชั้นผลึกซิลิคอนและส่วนล่างของชั้นผลึก คลายตัว SiGe ไปเป็น วัสดุในสภาวะที่มีความเครียดโดยการสอด แทรกด้วยประจุ และการตกผลึกของวัสดุที่มีโครงสร้าง อสัณฐาน จากส่วนบนของชั้นผลึก SiGe ค่าคงที่แลตทิซของชั้นเม็ดผลึก SiGe เพิ่มมากขึ้นผลักดัน ให้เกิดความเครียดดึงขึ้นในชั้น ซิลิคอน วิธีการประดิษฐ์ชั้นซิลิคอนที่มีความเครียดบนฉนวน โครงสร้างชั้นซิลิคอนที่มีความเครียด บนฉนวนและระบบทาง อิเล็กทรอนิกส์ประกอบรวมด้วยชั้นดังกล่าวได้รับการเปิดเผย ถึงรายละเอียด วิธีการประกอบรวมด้วยขั้นตอนการก่อรูปชั้น คลายตัว SiGe ตามแนวแกน ณ ตำแหน่งด้านบนของ ชั้นซิลิคอนบน ฉนวน การเปลี่ยนรูปชั้นผลึกซิลิคอนและส่วนล่างของชั้นผลึก คลายตัว SiGe ไปเป็น วัสดุในสภาวะที่มีความเครียดโดยการสอด แทรกด้วยประจุ และการตกผลึกของวัสดุที่มีโครงสร้าง อสัณฐาน จากส่วนบนของชั้นผลึก SiGe ค่าคงที่แลตทิชของชั้นเม็ดผลึก SiGe เพิ่มมากขึ้นผลักดัน ให้เกิดความเครียดดึงขึ้นในชั้น ซิลิคอน
Claims (1)
1. วิธีการสำหรับชั้นซิลิคอนที่มีความเครียดดึงบนฉนวนประกอบด้วยขั้นตอนดังนี้คือ การนำเวเฟอร์ซิลิคอนบนฉนวนโดยเวเฟอร์ดังกล่าวประกอบด้วย ชั้นฉนวนที่ซ่อนประกบกัน ระหว่างซับสเทรตซิลิคอนและชั้น ซิลิคอนที่มีผลึกลักษณะแบบเดียว ชั้นซิลิคอนดังกล่าวมีค่า คงที่ แลตทิชอันดับที่หนึ่ง การก่อรูปชั้นคลายตัว SiGe ขยายตามแนวแกน ณ ด้านบนของชั้น ซิลิคอนดังกล่าว การเปลี่ยนชั้นซิลิคอนดังกล่าวและส่วนล่างของชั้น SiGe ดังกล่าวไปเป็นสภาวะ อสัณฐาน โดยการสอดแทรกประจุโดยที่ส่วน ล่างของชั้แท็ก :
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH65655A true TH65655A (th) | 2004-12-20 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI264061B (en) | Strained silicon-on-insulator (SSOI) and method to form same | |
| US6323109B1 (en) | Laminated SOI substrate and producing method thereof | |
| DE102006060886B4 (de) | SOI-Anordnung mit mehrfachen Kristallorientierungen sowie zugehöriger SOI-Baustein und zugehörige Herstellungsverfahren | |
| US7601614B2 (en) | Manufacturing method of silicon on insulator wafer | |
| CN101454894A (zh) | 厚应变soi衬底中的工程应变 | |
| JP2008535245A5 (th) | ||
| WO2005081748A3 (en) | Semiconductor structure having strained semiconductor and method therefor | |
| US10263077B1 (en) | Method of fabricating a FET transistor having a strained channel | |
| US7427779B2 (en) | Microstructure for formation of a silicon and germanium on insulator substrate of Si1-XGeX type | |
| US20070170471A1 (en) | Three-dimensional integrated C-MOS circuit and method for producing same | |
| US20140284769A1 (en) | Method of forming a strained silicon layer | |
| CN102737963B (zh) | 一种利用离子注入及定点吸附工艺制备半导体材料的方法 | |
| US20030013275A1 (en) | Isotopically pure silicon-on-insulator wafers and method of making same | |
| US7416957B2 (en) | Method for forming a strained Si-channel in a MOSFET structure | |
| US20150102471A1 (en) | Semiconductor-on-insulator structure and method of fabricating the same | |
| US20170263495A1 (en) | Co-manufacturing method of zones with different uniaxial stresses | |
| TH65655A (th) | ซิลิคอนที่มีความเครียดบนฉนวน (ssoi) และวิธีการก่อรูปที่มีลักษณะเช่นเดิม | |
| US20060102888A1 (en) | Semiconductor substrate and method of fabricating the same | |
| US9954137B2 (en) | Photodetector and methods of manufacture | |
| US20060284252A1 (en) | Process for holding strain in an island etched in a strained thin layer and structure obtained by implementation of this process | |
| Tyschenko et al. | Silicon-on-insulator structures produced by ion-beam synthesis and hydrogen transfer | |
| US20200295138A1 (en) | Method for manufacturing a structure for forming a tridimensional monolithic integrated circuit | |
| CN102064097B (zh) | 一种混晶材料的制备方法及用该材料制备的半导体器件 | |
| KR100612892B1 (ko) | 반도체 기판 및 그 제조방법 | |
| TW200625555A (en) | Integrated circuit fabrication using solid phase epitaxy and silion on insulator technology |