TH37777A - การหารความถี่ชนิดหารหลายครั้ง - Google Patents

การหารความถี่ชนิดหารหลายครั้ง

Info

Publication number
TH37777A
TH37777A TH9801004714A TH9801004714A TH37777A TH 37777 A TH37777 A TH 37777A TH 9801004714 A TH9801004714 A TH 9801004714A TH 9801004714 A TH9801004714 A TH 9801004714A TH 37777 A TH37777 A TH 37777A
Authority
TH
Thailand
Prior art keywords
state
control signal
frequency divider
frequency
divisor
Prior art date
Application number
TH9801004714A
Other languages
English (en)
Other versions
TH29875B (th
Inventor
ฮักเบิร์ก นายฮันส์
Original Assignee
นายดำเนิน การเด่น
นายต่อพงศ์ โทณะวณิก
นายวิรัช ศรีเอนกราธา
นายจักรพรรดิ์ มงคลสิทธิ์
Filing date
Publication date
Application filed by นายดำเนิน การเด่น, นายต่อพงศ์ โทณะวณิก, นายวิรัช ศรีเอนกราธา, นายจักรพรรดิ์ มงคลสิทธิ์ filed Critical นายดำเนิน การเด่น
Publication of TH37777A publication Critical patent/TH37777A/th
Publication of TH29875B publication Critical patent/TH29875B/th

Links

Abstract

DC60 (18/03/42) ตัวหารความถี่ชนิดหารหลายครั้งจะรวมถึงสายโซ่ของหน่วยตัวหารความถี่ที่เชื่อมต่ออย่าง อนุกรม ซึ่งแต่ละหน่วยจะตอบสนองกับสถานะที่หนึ่งของสัญญาณควบคุมที่รับเข้ามาโดยการใช้ สัญญาณนาฬิกาอ้างอิงเพื่อกำเนิดสัญญาณเอาต์พุตที่มีความถี่ซึ่งเท่ากับความถี่สัญญาณนาฬิกาหาร ด้วยตัวหารที่หนึ่ง และแต่ละหน่วยจะตอบสนองกับสถานะที่สองของสัญญาณควบคุมโดยการใช้ สัญญาณนาฬิกาอ้างอิงนี้เพื่อกำเนิดสัญญาณเอาต์พุตที่มีความถี่ซึ่งเท่ากับความถี่สัญญาณนาฬิกาอ้าง อิงหารด้วยตัวหารที่สองสัญญาณเอาต์พุตนี้จะได้รับการจ่ายให้กับหน่วยตัวหารความถี่ที่ตามมาเป็น ลำดับในสายโซ่นี้ การหารโดยตัวหารที่หนึ่งและสองนี้จะเป็นเหตุให้ตัวหารความถี่นี้เปลี่ยนอย่าง ตามลำดับผ่านลำดับสถานะที่กำหนดไว้แล้วลำดับที่หนึ่งและสอง ตัวหารความถี่แต่ละตัวยังตอบ สนองต่อไปอีกกับสถานะที่สามของสัญญาณควบคุมโดยการกำหนดเริ่มแรกตัวหารความถี่นี้ให้เป็น สถานะเริ่มแรกซึ่งใช้ร่วมกันกับทั้งลำดับสถานะที่กำหนดไว้แล้วล่วงหน้าลำดับที่หนึ่งและสอง ด้วย สิ่งนี้ ตัวหารความถี่ในสถานะเริ่มแรกนี้จะตอบสนองอย่างทันทีกับการจ่ายเข้ามาที่ตามมาภายหลัง ของสถานะที่หนึ่งของสัญญาณควบคุมและจะตอบสนองอย่างทันทีกับการจ่ายเข้ามาที่ตามมาภาย หลังของสถานะที่สองของสัญญาณควบคุม การรับเข้ามาของสัญญาณควบคุมการเปิดทางสวอล โลว์ที่รับเข้ามาซึ่งมีค่าที่กำหนดไว้แล้วล่วงหน้าจะปิดทางการหารด้วยตัวหารที่สองนี้ ตัวหารความถี่ แต่ละตัวยังกำเนิดสัญญาณควบคุมเอาต์พุตต่อไปอีกซึ่งมีค่าที่กำหนดไว้แล้วล่วงหน้าเมื่อใดก็ตามที่ ตัวหารความถี่นี้อยู่ในสถานะเริ่มแรกนี้ ตัวหารความถี่ชนิดหารหลายครั้งจะรวมถึงสายโซ่ของหน่วยตัวหารความถี่ที่เชื่อมต่ออย่างอนุกรม ซึ่งแต่ละหน่วยจะตอบสนองกับสถานะที่หนึ่งของสัญญาณควบคุมที่รับเข้ามาโดยการใช้สัญญาณนาฬิกาอ้างอิงเพื่อกำเนิดสัญญาณเอาต์พุตที่มีความถี่ซึ่งเท่ากับความถี่สัญญาณนาฬิกาหารด้วยตัวหารที่หนึ่ง และแต่ละหน่วยจะตอบสนองกับสถานะที่สองของสัญญาณควบคุมโดยการใช้สัญญาณนาฬิกาอ้างอิงนี้เพื่อกำเนิดสัญญาณเอาต์พุตที่มี ความถี่ซึ่งเท่ากับความถี่สัญญาณนาฬิกาอ้างอิงหารด้วยตัวหารที่สองสัญญาณเอาต์พุตนี้จะได้รับการจ่ายให้กับหน่วยตัวหารความถี่ที่ตามมาเป็นลำดับในสายโซ่นี้ การหารโดยตัวหารที่หนึ่งและสองนี้จะเป็นเหตุให้ตัวหารความถี่นี้เปลี่ยนอย่างตามลำดับผ่านลำดับสถานะที่กำหนดไว้แล้วลำดับที่หนึ่งและสอง ตัวหารความถี่แต่ละตัวยังตอบสนองต่อไปอีกกับสถานะที่สามของสัญญาณควบคุมโดยการกำหนดเริ่มแรกตัวหารความถี่นี้ให้เป็นสถานะเริ่มแรกซึ่งใช้ร่วมกันกับทั้งลำดับสถานะที่กำหนดไว้แล้วล่วงหน้าลำดับที่หนึ่งและสอง ด้วยสิ่งนี้ ตัวหารความถี่ในสถานะเริ่มแรกนี้จะตอบสนองอย่างทันทีกับการจ่ายเข้ามาที่ตามมาภายหลังของสถานะที่หนึ่งของสัญญาณควบคุมและจะตอบสนองอย่างทันทีกับการจ่ายเข้ามาที่ตามมาภายหลังของสถานะที่สองของสัญญาณควบคุม การรับเข้ามาของสัญญาณควบคุมการเปิดทางสวอลโลว์ที่รับเข้ามาซึ่งมีค่าที่กำหนดไว้แล้วล่วงหน้าจะปิดทางการหารด้วยตัวหารที่สองนี้ตัวหารความถี่แต่ละตัวยังกำเนิดสัญญาณควบคุมเอาต์พุตต่อไปอีกซึ่งมีค่าที่กำหนดไว้แล้วล่วงหน้าเมื่อใดก็ตามที่ตัวหารความถี่นี้อยู่ในสถานะเริ่มแรกนี้

Claims (2)

1. ตัวหารความถี่ซึ่งมีความสามารถของการหารอย่างคัดเลือกได้โดยตัวหารที่หนึ่งและสองซึ่งมากกว่าหนึ่ง ซึ่งตัวหารความถี่นี้ประกอบด้วย : วิถีทาสำหรับการรับสัญญาณนาฬิกาอ้างอิงที่มีความถี่สัญญาณนาฬิกาอ้างอิง ; วิถีทางสำหรับการรับสัญญาณควบคุมจำนวนหนึ่ง วิถีทางที่หนึ่งซึ่งตอบสนองกับสถานะที่หนึ่งของสัญญาณควบคุมสำหรับการใช้สัญญาณนาฬิกาอ้างอิงเพื่อกำเนิดสัญญาณเอาต์พุตที่มีความถี่ ซึ่งเท่ากับความถี่สัญญาณนาฬิกาอ้างอิงหารด้วยตัวหารที่หนึ่ง ซึ่งในที่นี้ การหารโดยตัวหารที่หนึ่งนี้จะเป็นเหตุให้ตัวหารความถี่นี้เปลี่ยนผ่านลำดับสถานะที่ กำหนดไว้แล้วล่วงหน้าลำดับที่หนึ่ง; วิถีทางที่สองซึ่งตอบสนองกับสถานะที่สองของสัญญาณควบคุมสำหรับการใช้สัญญาณนาฬิการอ้างอิงนี้ เพื่อกำเนิดสัญญาณเอาต์พุตที่มีความถี่ซึ่งเท่ากับความถี่สัญญาณนาฬิกาอ้างอิงหารด้วยตัวหารที่สองนี้ ซึ่งในที่นี้ การหารโดยตัวหารที่สองจะเป็นเหตุให้ตัวหารความถี่นี้เปลี่ยนผ่านลำดับสถานะที่กำหนดไว้แล้วล่วงหน้าลำดับที่สอง; และ วิถีทางที่สามซึ่งตอบสนองกับสถานะที่สามของสัญญาณควบคุมสำหรับการกำหนดเริ่มแรกตัวหารความถี่นี้ให้เป็นสถานะเริ่มแรกซึ่งใช้ร่วมกันกับทั้งลำดับสถานะที่กำหนดไว้แล้วล่วงหน้าลำดับที่หนึ่งและลำดับที่สอง ซึ่งโดยสิ่งนี้ ตัวหารความถี่ในสถานะเริ่มแรกจะตอบสนองอย่างทันทีกับการจ่ายเข้า มาที่ตามมาภายหลังของสถานะที่หนึ่งของสัญญาณควบคุมและจะตอบสนองอย่างทันทีกับการจ่ายเข้ามาที่ตามมาภายหลังของสถานะที่หนึ่งของสัญญาณควบคุมและจะตอบสนองอย่างทันทีกับการจ่ายเข้ามาที่ตามมาภายหลังของสถานะที่สองของสัญญาณควบคุมเหล่านี้ 2. ตัวหารความถี่ของข้อถือสิทธิข้อ 1ซึ่งในที่นี้ วิถีทางที่หนึ่งและสองนี้ จะได้รับการทำให้หยุดการขับกระตุ้น ตราบเท่าที่ สถานะที่สามของสัญญาณควบคุมได้รับการรับเข้ามาต่อไปอีกโดยอุปกรณ์การรับนี้ 3. ตัวหารความถี่ของข้อถือสิทธิข้อ 1 ซึ่งยังประกอบต่อไปอีกด้วย : วิถีทางสำหรับการรับสัญญาณควบคุมการเปิดทางสวอลโลว์; วิถีทางสำหรับการปิดทางอุปกรณ์ที่สองนี้เมื่อใดก็ตามที่สัญญาณควบคุมการเปิดทาสวอลโลว์ไม่ได้รับการปรับตั้งให้เป็นค่าที่กำหนดไว้แล้วล่วงหน้า ; และ วิถีทางสำหรับการกำเนิดสัญญาณควบคุมเอาต์พุตที่มีค่าที่กำหนดไว้แล้วล่วงหน้าเมื่อใดก็ตามที่ตัวหารความถี่นี้อยู่ในสถานะเริ่มแรก 4. ตัวหารความถี่ของข้อถือสิทธิข้อ 1 ซึ่งในที่นี้ ตัวหารที่หนึ่งจะเท่ากับสอง และตัวหารที่สองจะเท่ากับสาม 5. ตัวหารความถี่ชนิดหารหลายครั้ง ซึ่งประกอบรวมด้วย : หน่วยตัวหารความถี่ที่เชื่อมต่ออย่างอนุกรมจำนวนหนึ่่ง ซึ่งแต่ละหน่วยประกอบรวมด้วย วิถีทางสำหรับการรับสัญญาณนาฬิกาอ้างอิงที่มีความถี่สัญญาณนาฬิกาอ้างอิง ; วิถีทางสำหรับการรับสัญญาณควบคุมจำนวนหนึ่ง วิถีทางที่หนึ่งซึ่งตอบสนองกับสถานะที่หนึ่งของสัญญาณควบคุมสำหรับการใช้สัญญาณนาฬิกาอ้างอิงเพื่อกำเนิดสัญญาณเอาต์ พุตที่มีความถี่ซึ่งเท่ากับความถี่สัญญาณนาฬิกาอ้างอิงหารด้วยตัวหารที่หนึ่ง ซึ่งในที่นี้ การหารโดยตัวหารที่หนึ่งนี้จะเป็นเหตุให้ตัวหารความถี่นี้เปลี่ยนผ่านลำดับสถานะที่กำหนดไว้แล้วล่วงหน้าลำดับที่หนึ่ง; วิถีทางที่สองซึ่งตอบสนองกับสถานะที่สองของสัญญาณควบคุมสำหรับการใช้สัญญาณนาฬิกาอ้างอิงนี้เพื่อกำเนิดสัญญาณเอาต์พุตที่มีความถี่ซึ่งเท่ากับความถี่สัญญาณนาฬิกาอ้างอิงหารด้วยตัวหารที่สองนี้ ซึ่งในที่นี้ การหารโดยตัวหารที่สองจะเป็นเหตุให้ตัวหารความถี่นี้เปลี่ยนผ่านลำดับสถานะที่กำหนดไว้แล้วล่วงหน้าลำดับที่สอง; และ วิถีทางที่สามซึ่งตอบสนองกับสถานะที่สามของสัญญาณควบคุมสำหรับการกำหนดเริ่มแรกตัวหารความถี่นี้ให้เป็นสถานะเริ่มแรกซึ่งใช้ร่วมกันกับทั้งลำดับสถานะที่กำหนดไว้แล้วล่วงหน้า ลำดับที่หนึ่งและลำดับที่สอง ซึ่งโดยสิ่งนี้ ตัวหารความถี่ในสถานะเริ่มแรกจะตอบสนองอย่างทันทีกับการจ่ายเข้ามาที่ตามมาภายหลังของสถานะที่หนึ่งของสัญญาณควบคุมและจะตอบสนองอย่างทันทีกับการจ่ายเข้ามาที่ตามมาภายหลังของสถานะที่ สองของส้ญญาณควบคุมเหล่านี้ วิถีทางสำหรับการรับสัญญาณควบคุมการเปิดทางสวอลโลว์ ; วิถีทางสำหรับการปิดทางวิถีทางที่สองนี้เมื่อใดก็ตามที่สัญญาณควบคุมการเปิดทางสวอลโลว์ไม่ได้รับการปรับตั้งให้เป็นค่าที่กำหนดไว้แล้วล่วงหน้า ; และ วิถีทางสำหรับการกำเนิดสัญญาณควบคุมเอาต์พุตที่มีค่าที่กำหนดไว้แล้วล่วงหน้าเมื่อใดก็ตามที่ตัวหารความถี่นี้อยู่ในสถานะเริ่มแรก ซึ่งในที่นี้ ตัวหารความถี่ที่มีระดับชั้น i ในตัวหารความถี่จำนวนหลายตัวที่เชื่อมต่ออย่างอนุกรมจะจ่ายสัญญาณเอาต์พุตที่ i ให้กับตัวหารความถี่ที่มีระดับชั้น (i+I) สำหรับการใช้เป็นสัญญาณนาฬิกาอ้างอิงในตัวหารความถี่ที่มีระดับชั้น (i+I) และตัวหารความถี่ที่มีระดับชั้น i จะจ่ายสัญญาณควบคุมเอาต์พุตที่ i ให้กับตัวหารความถี่ที่มีระดับชั้น(i+I) สำหรับการใช้เป็นสัญญาณควบคุมเปิดทางสวอลโลว์ในตัวหารความถี่ที่มีระดับชั้น (i-I) 6. ตัวหารความถี่ชนิดหารหลายครั้งของข้อถือสิทธิข้อ 5 ซึ่งยังประกอบรวมต่อไปอีกด้วยหน่วยตัวหารความถี่ที่สองที่เชื่อมต่ออย่างอนุกรมจำนวนหนึ่งหน่วยหรือมากกว่าสำหรับการจ่ายสัญญาณนาฬิกาอ้างอิงอินพุตให้กับหน่วยตัวหารความถี่ที่เชื่อมต่ออย่างอนุกรมจำนวนหลายหน่วยเหล่านี้ ซึ่งในที่นี้ หน่วยตัวหารความถี่ที่สองแต่ละหน่วยจะไม่มีอุปกรณ์ที่สามนี้สำหรับการกำหนดเริ่มแรกตัวหารความถี่นี้ให้เป็นสถานะเริ่มแรก 7. ตัวหารความถี่ชนิดหารหลายครั้งของข้อถือสิทธิข้อ 5 ซึ่งในที่นี้ ในตัวหารความถี่แต่ละตัวนี้อุปกรณ์ที่หนึ่งและสองนี้ จะได้รับการทำให้หยุดการขับกระตุ้น ตราบเท่าที่ สถานะที่สามของสัญญาณควบคุมได้รับการรับเข้ามาต่อไปอีกโดยอุปกรณ์การรับนี้ 8. ตัวหารความถี่ชนิดหารหลายครั้งของข้อถือสิทธิข้อ 5 ซึ่งในที่นี้ ตัวหารที่หนึ่งจะเท่ากับสอง และตัวหารที่สองจะเท่ากับสาม 9. วิธีการของการควบคุมตัวหารความถี่เพื่อดำเนินการอย่างคัดเลือกได้ของอการหารความถี่โดยตัวหารที่หนึ่งและสองซึ่งมากกว่าหนึ่ง ซึ่งวิธีการนี้ประกอบด้วยขั้นตอนของ : การรับสัญญาณนาฬิกาอ้างอิงที่มีความถี่สัญญาณนาฬิกาอ้างอิง; การรับสัญญาณควบคุมจำนวนจำนวนหนึ่ง ; การตอบสนองกับสถานะที่หนึ่งของสัญญาณควบคุมโดยการใช้สัญญาณนาฬิกาอ้างอิงเพื่อกำเนิดสัญญาณเอาต์พุตที่มีความถี่ซึ่งเท่ากับความถี่สัญญาณนาฬิกาอ้างอิงหารด้วยตัวหารที่หนึ่ง ซึ่งในนั้น การหารโดยตัวหารที่หนึ่งจะรวมถึงขั้นตอนของการเปลี่ยนผ่านลำดับสถานะที่กำหนดไว้แล้วล่วงหน้าลำดับที่หนึ่ง ; การตอบสนองกับสถานะที่สองของสัญญาณควบคุมโดยการใช้สัญญาณนาฬิกาอ้างอิงเพื่อกำเนิดสัญญาณเอาต์พุดที่มีความถี่ซึ่งเท่ากับความถี่สัญญาณนาฬิกาอ้างอิงหารด้วยตัวหารที่สองซึ่งในที่นี้ การหารโดยตัวหารที่สองจะรวมถึงการเปลี่ยนผ่านลำดับสถานะที่กำหนดไว้แล้วลำดับที่สอง ; และ การตอบสนองกับสถานะที่สามของสัญญาควบคุมโดยการกำหนดเริ่มแรกตัวหารความถี่นี้ให้เป็นสถานะเริ่มแรกซึ่งใช้ร่วมกันกับทั้งลำดับสถานะที่กำหนดไว้แล้วล่วงหน้าลำดับที่หนึ่งและลำดับที่สอง ซึ่งโดยสิ่งนี้ ตัวหารความถี่ในสถานะเริ่มแรกจะตอบสนองอย่างทันทีกับการจ่ายเข้ามาที่ตามมาภายหลังของสถานะที่หนึ่งของสัญญาณควบคุมและจะตอบสนองอย่างทันทีกับการจ่ายเข้ามาที่ตามมาภายหลังของสถานะที่สองของสัญญาณควบคุม 1 0. วิธีการของข้อถือสิทธิข้อ 9 ซึ่งในที่นี้ ขั้นตอนของการตอบสนองกับสถานะที่หนึ่งและสองของสัญญาณควบคุมจะไม่ได้รับการดำเนินการตราบเท่าที่ สถานะที่สามของสัญญาณควบคุมนี้ได้รับการรับเข้ามาต่อไปอีกโดยอุปกรณ์การรับนี้ 1
1. วิธีการของข้อถือสิทธิข้อ 9 ซึ่งยังประกอบต่อไปอีกด้วยขั้นตอนของ : การรับสัญญาณควบคุมการเปิดทางสวอลโลว์ ; การห้ามขั้นตอนของการตอบสนองกับสถานะที่สองของสัญญาณควบคุมเมื่อใดก็ตามที่สัญญาณควบคุมการเปิดทางสวอลโลว์ไม่ได้รับ การปรับตั้งให้เป็นค่าที่กำหนดไว้แล้วล่วงหน้า ; และ การกำเนิดสัญญาณควบคุมเอาต์พุตที่มีค่าที่กำหนดไว้แล้วล่วงหน้า ตราบเท่าที่ ตัวหารความถี่อยู่ในสถานะเริ่มแรกนี้ 1
2. วิธีการของข้อถือสิทธิข้อ 9 ซึ่งในที่นี้ ตัวหารที่หนึ่งจะเท่ากับสอง และตัวหารที่สองจะเท่ากับสาม
TH9801004714A 1998-12-08 การหารความถี่ชนิดหารหลายครั้ง TH29875B (th)

Publications (2)

Publication Number Publication Date
TH37777A true TH37777A (th) 2000-03-20
TH29875B TH29875B (th) 2011-04-11

Family

ID=

Similar Documents

Publication Publication Date Title
US5625806A (en) Self configuring speed path in a microprocessor with multiple clock option
US4785410A (en) Maximum length shift register sequences generator
US4539549A (en) Method and apparatus for determining minimum/maximum of multiple data words
US7734674B2 (en) Fast fourier transform (FFT) architecture in a multi-mode wireless processing system
US6023776A (en) Central processing unit having a register which store values to vary wait cycles
US6732130B2 (en) Fast hadamard transform device
WO2024193441A1 (zh) 数据延时方法、装置、电路、电子设备及可读存储介质
TH37777A (th) การหารความถี่ชนิดหารหลายครั้ง
TH29875B (th) การหารความถี่ชนิดหารหลายครั้ง
US7802259B2 (en) System and method for wireless broadband context switching
JPS595736A (ja) タイミング作成回路
US4785468A (en) Intermittent receiver
JPH0715800B2 (ja) 記憶回路
US6282677B1 (en) Interleaving apparatus
US7167685B2 (en) Frequency division
JPS5658800A (en) Driving device of step motor for auxiliary scanning use
WO2000025426A1 (en) A counter for performing multiple counts and method therefor
GB2344980A (en) Digital matched filter correlates received spread spectrum signals to save power.
US7249274B1 (en) System and method for scalable clock gearing mechanism
US5185539A (en) Programmable logic device address buffer/multiplexer/driver
US6020771A (en) Small-scale, simplified-design frequency multiplier incorporated into integrated circuit
US8140110B2 (en) Controlling input and output in a multi-mode wireless processing system
KR100198938B1 (ko) 최소값/최대값 선택장치
KR100424466B1 (ko) 이동통신 단말기에서 피엔 코드 검색 장치
US6459298B1 (en) Structure of controlled pipeline logic