TH1483A - อุปกรณ์สำหรับการใช้ประโยชน์สูงสุดจากสายสัญญาณ?ของระบบคอมพิวเตอร์ - Google Patents
อุปกรณ์สำหรับการใช้ประโยชน์สูงสุดจากสายสัญญาณ?ของระบบคอมพิวเตอร์Info
- Publication number
- TH1483A TH1483A TH8301000124A TH8301000124A TH1483A TH 1483 A TH1483 A TH 1483A TH 8301000124 A TH8301000124 A TH 8301000124A TH 8301000124 A TH8301000124 A TH 8301000124A TH 1483 A TH1483 A TH 1483A
- Authority
- TH
- Thailand
- Prior art keywords
- signal
- round
- computer system
- turn
- subsystem
- Prior art date
Links
Abstract
เอกสารจะกล่าวถึงระบบคอมพิวเตอร์ซึ่งมีเทอร์มินัล สำหรับโต้ตอบร่วมอยู่ด้วย และมีสายสัญญาณระบบเส้นหนึ่งสำหรับการ สื่อสารข้อมูลระหว่างส่วนประกอบต่าง ๆ ภายในระบบ โดยมี อุปกรณ์สำหรับควบคุมให้สามารถส่งจำนวนรอบสัญญาณในเวลาเดียว กันได้มากที่สุดโดยไม่เกิดการแทรกซ้อนรบกวนกัน
Claims (2)
1. ระบบคอมพิวเตอร์ระบบหนึ่งซึ่งมีระบบย่ยหลายระบบติดต่อสื่อสารระหว่างกันและกันโดยผลัดกันใช้สายสัญญาณร่วมเส้น หนึ่ง ระบบย่อยแต่ละระบบต่างขอและได้รับจัดสรรช่วงเวลาซึ่ง มีความยายนานแตกต่างกันตามที่กำหนดไว้ล่วงหน้าตามลำดับ ทั้งนี้เพื่อใช้สายสัญญาณ (หรือรอบสายสัญญาณ) บนพื้นฐานของ อันดับก่อนหลัง และระบบคอมพิวเตอร์ดังกล่าวประกอบด้วย อุปกรณ์ซึ่งทำให้ระบบย่อยที่ต่างกันสองระบบสามารถใช้สาย สัญญาณได้ในเวลา เดียวกัน ทั้งนี้โดยที่อุปกรณ์ดังกล่าวประกอบด้วย (ก) ปัจจัยสำหรับจัดสรรรอบสายสัญญาณ 1 ให้แก่ระบบย่อยระบบ แรกระบบหนึ่ง (ข) ปัจจัยสำหรับจัดสรรรอบสายสัญญาณ 2 ให้แก่ระบบย่อยระบบ ที่สองระบบหนึ่ง โดยที่รอบสายสัญญาณ 2 กินเวลานานกว่ารอบ สายสัญญาณ 1 และ (ค) ปัจจัยสำหรับทำให้รอบสายสัญญาณ 1 สามารถดำเนินไปได้ ภายหลังจากการจัดสรรรอบสายสัญญาณ 2 แล้ว และในช่วงเวลาช่วง หนึ่งของรอบสายสัญญาณ 2 ในขณะที่ระบบย่อยระบบที่สองไม่ได้ ใช้สายสัญญาณ
2. ระบบตามข้อถือสิทธิข้อที่ 1 ในกรณีที่รอบสายสัญญาณ 2 กินเวลานานเป็นสองเท่าของรอบสายสัญญาณ 1 และในกรณีที่รอบ สายสัญญาณ 1 เริ่มต้นในช่วงครึ่งแรกของรอบสายสัญญาณ 2 (ข้อถือสิทธิ 2 ข้อ, 1 หน้า, 5 รูป)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH1483A true TH1483A (th) | 1984-04-02 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0111840A3 (en) | Access control method for multiprocessor systems | |
| ATE144631T1 (de) | Arbitrierung von übertragungsanforderungen in einem multiprozessor-rechnersystem | |
| ATE81220T1 (de) | Rechnersystem mit multikanaldirektspeicherzugriffsarbitrierung. | |
| IT7829453A0 (it) | Apparato per gestione di richieste di trasferimento dati in sistemi di elaborazione dati. | |
| DE3586986D1 (de) | Duplex-uebertragungssystem mit dreieckigen datenwellenformen mit hoher zuverlaessigkeit. | |
| EP0366434A3 (en) | Quasi-fair arbitration scheme with default owner speedup | |
| CA2068010A1 (en) | Alternate master bursting data rate management techniques for use in computer systems having dual bus architecture | |
| CA919776A (en) | Computer controlled wiring network test system | |
| DE3471187D1 (en) | Computer with automatic switching of peripheral units, and peripheral unit suited for such a switching | |
| JPS5691558A (en) | Time slot allocation system | |
| AU6672681A (en) | Data transmission | |
| JPS5368940A (en) | Information transmission system | |
| JPS52132748A (en) | Information i/o control system | |
| JPS54121632A (en) | Interruption request system | |
| JPS52104251A (en) | Data transfer system | |
| JPS5394144A (en) | Time-division multiple process system | |
| JPS5535534A (en) | Data transmission system | |
| JPS55140937A (en) | Data processing system | |
| IT1137940B (it) | Dispositivo di controllo di assegnazione atto a forniture accesso di piu' risorse comuni da parte di una pluralita' di unita' di elaborazione centrali | |
| JPS54101631A (en) | Bus control system | |
| JPS5768948A (en) | Data transfer system between central processors | |
| JPS5475941A (en) | Control system for memory unit | |
| JPS5336110A (en) | Data transfer system | |
| JPS5336111A (en) | Data transfer system | |
| JPS5748150A (en) | Common memory control system |