SU991515A1 - Analog memory - Google Patents
Analog memory Download PDFInfo
- Publication number
- SU991515A1 SU991515A1 SU813314262A SU3314262A SU991515A1 SU 991515 A1 SU991515 A1 SU 991515A1 SU 813314262 A SU813314262 A SU 813314262A SU 3314262 A SU3314262 A SU 3314262A SU 991515 A1 SU991515 A1 SU 991515A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- resistor
- comparator
- anode
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
(5А) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(5A) ANALOG RECORDING DEVICE
1one
Изобретение относитс к автоматике и радиоэлектронике и может быть использовано а измерительной технике.The invention relates to automation and electronics and can be used in measurement technology.
Известно аналоговое запоминающее устройство, содержащее компаратор, запоминающий конденсатор и ключ Cl .Known analog storage device containing a comparator, a storage capacitor and the key Cl.
Недостатком устройства вл етс непосредственна св зь запоминающего конденсатора с входом устройства, что может приводить к пёрегрузкам входа компаратора, вплоть до выхода из стро входных транзисторов компаратора . Другим недостатком устройства 11вл етс ограниченное врем хране- ни , вызванное увеличением входного тока компаратора при входных напр жени х отличных от нул , что особенно заметно при перегрузках.The drawback of the device is the direct connection of the storage capacitor to the input of the device, which can lead to overloads of the comparator input, up to the failure of the comparator input transistors. Another drawback of the device is the limited storage time caused by the increase in the input current of the comparator at input voltages other than zero, which is especially noticeable with overloads.
Наиболее близким к предлагаемому по технической сущности вл етс аналоговое запоминающее устройство, содержащее компаратор, один вход которюго соединен с входом устройства.Closest to the proposed technical entity is an analog storage device containing a comparator, one input connected to the input of the device.
ключ, подвижный контакт которого соединен с выходом компаратора, и интегратор , вход которого подключен к нормально замкнутому контакту К1те1ча, а выход - к второму входу компаратора С2аthe key, the movable contact of which is connected to the output of the comparator, and the integrator, whose input is connected to the normally closed contact K1te1cha, and the output to the second input of the comparator C2a
Недостатком устройства вл етс отсутствие возможности контрол уровн входного напр жени в режиме 10 выборки. Кроме того, устройствопредназначено только дл выборки и хранени напр жени и не позвол ет сравнивать напр жени , присутствЕующие на его входе в разные моменты време15 ни.The drawback of the device is the inability to control the input voltage level in sample mode 10. In addition, the device is intended only for voltage sampling and storage and does not allow comparison of the voltages present at its input at different times.
Целью изобретени вл етс расширение области применени устройства путем обеспечени контрол уровн входного напр жени в режиме .выборго хи.The aim of the invention is to expand the field of application of the device by providing control of the input voltage level in the selection mode.
Поставленна цель достигаетс тем, что в аналоговое запоминающее устройство , содержащее интегратор, первый вход которого соединен с первым выхо3991The goal is achieved in that in an analog storage device containing an integrator, the first input of which is connected to the first output
дом ключа, второй вход интегратора соединен с шиной нулевого потенциала , компаратор, первый вхо которого соединен через элемент обратной (СВЯЗИ, например первый резистор, с выходом интегратора, первый пассивный элемент, например второй резистор , первый вывод которого вл етс входом устройства, второй вывод второго резистора соединен с первым входом компаратора, второй вход которого соединен с вторым выходом ключа и шиной нулевого потенциала, второй пассивный элемент, например третий резистор, первый вывод которого соединен с входом ключа, второй вывод третьего резистора соединен с выходом компаратора, введены ограничительный элемент, элемент стабилизации, например двуханодный стабилизатор, и третий пассивный элемент, например четвертый резистор , один из выводов которого соединен с первым входом компаратора, другой вывод четвертого резистора соединен с первым анодом двуханодного стабилизатора, другой анод которого соединен спервым выводом второго резистора, выход компаратора вл етс выходом устройства, первый вывод ограничительного элемента соединен с первым входом компаратора, второй вывод ограничительного элемента соединен с шиной нулевого потенциала .the key house, the second input of the integrator is connected to the zero potential bus, the comparator, the first input of which is connected via the return element (CONNECTION, for example, the first resistor, to the integrator output, the first passive element, for example the second resistor, whose first output is the device input The second resistor is connected to the first input of the comparator, the second input of which is connected to the second output of the key and the zero potential bus, the second passive element, for example the third resistor, the first output of which is connected to the input key, the second terminal of the third resistor is connected to the output of the comparator, a restriction element, a stabilization element, such as a two-channel stabilizer, and a third passive element, such as a fourth resistor, one of the terminals of which is connected to the first input of the comparator, and another terminal of the fourth anode are entered the stabilizer, another anode of which is connected with the first terminal of the second resistor, the output of the comparator is the output of the device, the first terminal of the restrictive element is connected to ne The second input of the comparator, the second output of the limiting element is connected to the zero potential bus.
На чертеже изображена функциональна схема предлагаемого устройства.The drawing shows a functional diagram of the proposed device.
Устройство содержит интегратор 1, ключ 2, компаратор 3, элемент обрат ной св зи, например первый резистор Ц, пассивные элементы, например резисторы 5-7, элемент стабилизации, например двуханодный стабилизатор 8, ограничительный элемент 9 и шину 10 нулевого потенциала. IThe device comprises an integrator 1, a key 2, a comparator 3, a feedback element, for example, a first resistor C, passive elements, for example, resistors 5-7, a stabilization element, for example, a dual-anode stabilizer 8, a limiting element 9 and a zero potential bus 10. I
Устройство работает следующим образом .The device works as follows.
В режиме Выборки выход компарато ра 3 через резистор 6 и нормально замкнутый контакт ключа 2 соедин ет с с входом интегратора 1. В результате чего цепь обратной св зи оказываетс замкнутой через резистор Ц и если напр жений на входе устройства не превышает по абсолютной величине напр жени отпирани двуханодного стабилизатора 8, а сопротивлени резистора 5 и резистора k обрат . 4In the Sampling mode, the output of the comparator 3 via a resistor 6 and the normally closed contact of the key 2 connects to the input of the integrator 1. As a result, the feedback circuit is closed through the resistor C and if the input voltage of the device does not exceed the absolute value of the voltage unlock the two-anode stabilizer 8, and the resistance of the resistor 5 and the resistor k reverse. four
ной св зи равны, то устройство переходит в режим генерации, при котором на его выходе формируетс периодическа последовательность пр моугольных импульсов. При этом выходное напр жение интегратора t устанавливаетс равным напр жен) на входе устройства, но противоположной пол рности , и имеет пульсации треугольной формы. Напр жение стабилизации двуханодного стабилизатора 8 определ ет уровень контролируемых входных напр жений. Если входное напр жение устройства превысит по абсолютной величине наг1р жение стабилизации двуханодного стабилизатора 8, то резистор 5 зашунтируетс резистором 7, в результате чего интегратор 1 войдет в насыщение, и генераци станет невозможной . По наличию периодической последовательности пр моугольных импульсов на выходе устройства суд т о непревышении входным напр жением заданного уровн и осуществл ют контроль исправности устройства.connections are equal, the device goes into a generation mode, in which a periodic sequence of rectangular pulses is formed at its output. In this case, the output voltage of the integrator t is set equal to the voltage) at the input of the device, but of opposite polarity, and has triangular pulsations. The stabilization voltage of the two-anode stabilizer 8 determines the level of the monitored input voltages. If the input voltage of the device exceeds the absolute value of the stabilization voltage of the two-anode stabilizer 8, then the resistor 5 is bridged by the resistor 7, as a result of which integrator 1 will go into saturation and generation will be impossible. By the presence of a periodic sequence of rectangular pulses at the output of the device, the input voltage is not exceeded by a given level and the device is monitored.
В режиме хранени и сравнени выход компаратора 3 отсоедин четс от входа интегратора 1 ключом 2. Подвижный контакт ключа 2 через нормальноIn the storage and comparison mode, the output of the comparator 3 is disconnected from the input of the integrator 1 by the key 2. The movable contact of the key 2 via normal
разомкнутый контакт замыкаетс на шину 10 нулевого потенциала, чем обеспечиваетс уменьшение разр дного тока интегратора 1 через сопротивление утечки ключа 2. В этом режиме на выходе интегратора сохран етс напр жение ,равное входному напр жению устройства в момент переключени ключа 2 и противоположное ему по знаку. Запомненное напр жение сравниваетс компаратором 3 с напр жением, присутствующим на входе устройства в текущий момент времени. При их равенстве по абсолютной величине компаратор 3 срабатывает, и на выходе устройстваAn open contact closes the zero potential bus 10, thereby reducing the discharge current of integrator 1 through the leakage resistance of key 2. In this mode, the voltage of the integrator is equal to the input voltage of the device at the time of switching the key 2 and opposite to its sign. The memorized voltage is compared by the comparator 3 with the voltage present at the input of the device at the current time. When they are equal in absolute value, the comparator 3 is activated, and at the output of the device
по вл етс перепад напр жени , по которому суд т о сравнении напр жений .there is a voltage drop, which is judged on the comparison of stresses.
Предлагаемое устройство нар ду с выборкой и хранением напр жени The proposed device along with the sampling and storage voltage
позвол ет дополнительно сравнивать напр жени , присутствующие на его входе в различные моменты времени и осуществл ть контроль уровн входного напр жени в режиме выборки.allows you to further compare the voltages present at its input at different points in time and to monitor the input voltage level in the sampling mode.
Одновременно с этим в режи.ме выборки по вл етс возможность контрол исправности устройства. Все это позвол ет расширить область применени At the same time, in the sampling mode, it is possible to monitor the health of the device. All this allows to expand the field of application.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813314262A SU991515A1 (en) | 1981-07-15 | 1981-07-15 | Analog memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813314262A SU991515A1 (en) | 1981-07-15 | 1981-07-15 | Analog memory |
Publications (1)
Publication Number | Publication Date |
---|---|
SU991515A1 true SU991515A1 (en) | 1983-01-23 |
Family
ID=20967975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813314262A SU991515A1 (en) | 1981-07-15 | 1981-07-15 | Analog memory |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU991515A1 (en) |
-
1981
- 1981-07-15 SU SU813314262A patent/SU991515A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5287055A (en) | Circuit for measuring current in a power MOS transistor | |
EP1235348A1 (en) | Hysteresis circuit | |
CN112816088A (en) | Self-adaptive range switching temperature sensor | |
SU991515A1 (en) | Analog memory | |
US4593249A (en) | Middle value selection circuit | |
US4694277A (en) | A/D converter | |
JPS5817720A (en) | Signal detecting circuit | |
SU841056A1 (en) | Analogue storage device | |
US3470495A (en) | Feedback integrator with grounded capacitor | |
SU1420537A1 (en) | Electrometric charge converter | |
SU1619319A1 (en) | Device for determining absolute value of difference of two voltages | |
SU1101848A1 (en) | Logarithmic analog-to-digital converter | |
SU1559357A1 (en) | Thyristor model | |
RU2099722C1 (en) | Low-resistance meter | |
SU1485309A1 (en) | Analog memory | |
SU1553964A1 (en) | Dc voltage regulator with protection from current overloads | |
SU600549A1 (en) | Dc voltage stabilizer | |
RU2015556C1 (en) | Reset integrator | |
RU2228540C1 (en) | Differentiating device | |
SU1757094A1 (en) | Amplitude limiter | |
JP2778090B2 (en) | Capacitive coupling circuit | |
SU1674266A1 (en) | Analog memory unit | |
SU1360454A1 (en) | Analog storage | |
JPH0327425A (en) | Input discrimination system by micro computer | |
SU1262456A1 (en) | Versions of device for bilateral tolerance checking of voltage |