SU1674266A1

SU1674266A1 - Analog memory unit

Info

Publication number: SU1674266A1
Application number: SU894688401A
Authority: SU
Inventors: Олег Самуилович Андреев; Богдан Адамович Бохонко; Дмитрий Михайлович Демьянюк; Валерий Анатольевич Калынюк
Original assignee: Специальное Конструкторское Бюро Микроэлектроники В Приборостроении
Priority date: 1989-05-05
Filing date: 1989-05-05
Publication date: 1991-08-30

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл предварительной дискретизации аналоговых сигналов при аналого-цифровом преобразовании. Целью изобретени вл етс повышение точности устройства. Поставленна цель достигаетс за счет введени в аналоговое запоминающее устройство третьего 4 и четвертого 5 ключей с соответствующими св з ми. В режиме хранени на неинвертирующий вход операционного усилител 6 поступает напр жение смещени нул с конденсатора 8, за счет чего ошибка, обусловленна напр жением смещени нул , уменьшаетс на выходе устройства по отношению к режиму выборки на величину E₀, что и обуславливает положительный эффект. 1 ил.The invention relates to automation and computing and can be used to pre-sample analog signals in analog-to-digital conversion. The aim of the invention is to improve the accuracy of the device. The goal is achieved by introducing into the analog storage device a third 4 and fourth 5 keys with corresponding links. In the storage mode, the non-inverting input of the operational amplifier 6 receives the zero offset voltage from the capacitor 8, due to which the error caused by the zero offset voltage decreases at the output of the device relative to the sampling mode by the value of E ₀ , which causes a positive effect. 1 il.

Description

о ы ю о оabout you

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл предварительной дискретизации аналоговых сигналов при аналого-цифровом преобразовании.The invention relates to automation and computing and can be used to pre-sample analog signals in analog-to-digital conversion.

Целью изобретени вл етс повышение точности устройства.The aim of the invention is to improve the accuracy of the device.

На чертеже приведена функциональна схема устройства.The drawing shows a functional diagram of the device.

Устройство содержит резистивный делитель 1 напр жени , ключи 2-5, операционный усилитель 6, накопительный элемент на первом конденсаторе 7 и корректирующий элемент на втором конденсаторе 8.The device comprises a resistive voltage divider 1, switches 2-5, an operational amplifier 6, a storage element on the first capacitor 7 and a correction element on the second capacitor 8.

Устройство работает следующим образом .The device works as follows.

В режиме выборки замкнуты ключи 3-5, а ключ 2 разомкнут. Операционный усилитель (ОУ) 6 работает в режиме инвертирующего усилител , коэффициент усилени которого определ етс отношением сопротивлений Roc/Rex у резисторов делител 1 напр жени . Если пренебречь составл ющей погрешности, обусловленной конечным значением коэффициента усилени ОУ 6, то установившеес значение напр жени на выходе устройства равноIn sampling mode, keys 3-5 are locked, and key 2 is open. The operational amplifier (op-amp) 6 operates in an inverting amplifier mode, the gain of which is determined by the ratio of the resistances Roc / Rex of the resistors of the voltage divider 1. If we neglect the component of the error due to the final value of the gain of the OU 6, the steady-state value of the voltage at the output of the device is equal to

I ROC | /11 ROC I ROC | / 11 ROC

вых - UBX -р- + во (1 + ) , КвхKBXoutput - UBX -p- + in (1 +), KVxKBX

где е0 - напр жение смещени нул ОУ 6.where e0 is the zero offset voltage of an op-amp 6.

При этом напр жение на инвертирующем входе ОУ 6 равно е0 и запоминаетс на конденсаторе 8 при переходе в режим хранени , когда размыкаютс ключи 3-5 и замыкаетс °ключ 2. В режиме хранени на неинвертирующий вход ОУ 6 поступает напр жение - во с конденсатора 8, за счет чего ошибка, обусловленна напр жением смещени нул , уменьшаетс на выходе устройThe voltage at the inverting input of the OA 6 is equal to e0 and is stored on the capacitor 8 when it enters the storage mode, when the keys 3-5 are opened and the key 2 is closed. In the storage mode, the voltage from the capacitor 8 goes to the non-inverting input of the OS 6 whereby the error due to the bias zero voltage is reduced at the output of the device

ства по отношению к режиму выборки на величину е0, что и обусловливает наличие положительного эффекта. Кроме того, на конденсаторе 8 в режиме выборки запоминаютс .некоторые составл ющие динамической ошибки, например от протекани тока через сопротивление открытого ключа 3, которые в режиме хранени компенсируютс , повыша точность предложенного устройства по сравнению с прототипом.relative to the sampling mode by the value of e0, which determines the presence of a positive effect. In addition, in the sampling mode, in capacitor 8, some dynamic error components, such as current flowing through the resistance of the public key 3, are stored, which are compensated in the storage mode, increasing the accuracy of the proposed device compared to the prototype.

Claims

Claims of the invention: Analog memory device comprising accumulative and correcting elements on the first and second capacitors, respectively; the first plate of the first capacitor is connected to the output of the first key and the inverting input of the operational amplifier, the output of which

connected to the second plate of the first capacitor, the first output of the resistive voltage divider and is the device output, the second output of the resistive voltage divider is the device input, the non-inverting input of the operational amplifier is connected to the first plate of the second capacitor and the input of the second key whose output is connected to the bus zero potential of the device, characterized in that, in order to increase the accuracy of the device, the third and fourth keys, the fourth output and the third key input are entered into it s to an input of a first key and a second

The plate of the second capacitor, the fourth key input is connected to the midpoint of the resistive voltage divider, the third key output is connected to the zero potential bus of the device.