SU1485309A1 - Analog memory - Google Patents
Analog memory Download PDFInfo
- Publication number
- SU1485309A1 SU1485309A1 SU874314608A SU4314608A SU1485309A1 SU 1485309 A1 SU1485309 A1 SU 1485309A1 SU 874314608 A SU874314608 A SU 874314608A SU 4314608 A SU4314608 A SU 4314608A SU 1485309 A1 SU1485309 A1 SU 1485309A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- control
- input
- diode
- current
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Description
Изобретение относится к аналоговой вычислительной технике и может быть использовано в аналого-цифровых преобразователях. Цель изобретения повышение быстродействия устройства. Поставленная цель достигается тем, что ключевой элемент 3 выполнен силь•ноточным, в результате чего уменьшаются время выборки и погрешность прохождения входного сигнала в режиме хранения на элемента 9 небольшой емкости, а выполнение ключевого элемента 4 слаботочным дает возможность скомпенсировать погрешность от переключения элемента 3 после закрывания последнего. 2 ил.The invention relates to analog computing and can be used in analog-to-digital converters. The purpose of the invention to improve the performance of the device. This goal is achieved by the fact that the key element 3 is made sturdy •, resulting in reduced sampling time and the error of the input signal in storage mode on the element 9 of a small capacity, and the implementation of the key element 4 low current makes it possible to compensate for the error from switching element 3 after closing last one. 2 Il.
оabout
Фаг. 1Phage. one
4^4 ^
0000
СПSP
0$$ 0
оabout
соwith
33
14853091485309
4four
Изобретение относится к аналоговой вычислительной технике и может быть использовано в аналого-цифровых преобразователях. $The invention relates to analog computing and can be used in analog-to-digital converters. $
Цель изобретения - повышение быстродействия устройства.The purpose of the invention is to increase the speed of the device.
На фиг.1 представлена схема предлагаемого устройства; на фиг.2 - временные диаграммы работы устройства. юFigure 1 presents the scheme of the proposed device; figure 2 - timing charts of the device. Yu
Устройство содержит повторитель 1 напряжения, операционный усилитель 2, первый 3 и второй 4 ключевые элементы, выполненные по диодно-мостовой схеме, первый - четвертый ис- 15 точники 5 - 8 тока, накопительный элемент 9 на конденсаторе, управляющие элементы 10 - 13 и ограничительный элемент 14 на диодах* токозадающий элемент 15 и элемент 16 обрат- 20 ной связи на резисторах, блок 17 формирователей 18 - 21 управляющих сигналов.The device contains a voltage follower 1, an operational amplifier 2, the first 3 and the second 4 key elements made according to the diode-bridge circuit, the first - the fourth sources 5–8 of the current, the storage element 9 on the capacitor, the control elements 10–13 and the limiting a diode element 14 * current-generating element 15 and an inverse-coupling element 16 on resistors, a block 17 of formers 18 to 21 control signals.
Устройство работает следующим образом. 25The device works as follows. 25
В режиме выборки сигналам управления и<, и¢, Ц 5, ид соответствуют такие уровни ТТЛ, при которых элементы 10- 13 з акрыты и токи текут через элементы 3 и 4, заряжая элемент 9. зо При этом напряжение на выходе устройства отслеживает напряжение на его входе.In the sampling mode, the control signals and <, and ¢, C 5, id correspond to such TTL levels, at which elements 10–13 C are closed and currents flow through elements 3 and 4, charging element 9. This also monitors the output voltage of the device at his entrance.
При изменении дорических уровней сигналов управления и4, Щ, и}, Пд }5 на противоположные вначале происходит открывание элементов 10 и 11 и закрывание диодов элемента 3, затем через некоторое время сд08 происходит открывание элементов 12 и 13 и закры- 40 вание диодов элемента 4, при этом устройство переходит в режим хранения.When the doric levels of the control signals i4, u, i } , ip} 5 are changed to opposite, elements 10 and 11 first open and the diodes of element 3 close, then after some time sd 08 , elements 12 and 13 open and the element diodes close. 4, while the device enters the storage mode.
Выбирая 1|<= 1? - 1д можноChoosing 1 | <= 1 ? - 1d can
обеспечить быструю выборку за счет 45 больших токов элемента 3 и малую погрешность переключения за счет малых токов элемента 4, который выключается через время Гд08 . За время Гд03 происходит дозаряд элемента 9 током 50 элемента 4, что существенно снижает погрешность переключения, вызванную выключением элемента 3. При этом общее время выборки устройства равноprovide fast sampling at the expense of 45 high currents of element 3 and a small switching error due to small currents of element 4, which turns off after time Gd 08 . During the time Gd 03 , the charging of the element 9 by the current 50 of the element 4 takes place, which significantly reduces the switching error caused by the switching off of the element 3. The total sampling time of the device is
5555
+ КМ- См1п+ К М - С м 1п
где ив)С.ЯдхС " максимальное входноеwhere ive) C. I dx c "max input
•жы<·• zh <·
напряжение аналогового запоминающего устройства;analog storage voltage;
1кл - ток элемента 3;1kl - the current element 3;
Вех - входное сопротивлениеMilestone - input impedance
устройства;devices;
- температурный потенциал, равный 25 мВ при ~20°С;- temperature potential equal to 25 mV at ~ 20 ° С;
$ - допустимая погрешность ;выборки устройства. ·$ - permissible error ; sampling device. ·
Выражение описывает два цикла заряда элемента 9: первое слагаемое линейный заряд, а второе слагаемое экспоненциальный. Линейный заряд емкости хранения происходит до того времени, пока разность входного и выходного напряжений устройства превышает 60 мВ. Напряжение разбалансировки υραί6 элемента 3 также превьппает 60 мВ, при этом ток, текущий через окно из плеч элемента 3, который заряжает элемент 9, будет больше 0,8 1КА , и до момента, когда иРа8& станет равным 60 мВ, выходное напряжение изменяется с постоянной скоростью. При дальнейшем уменьшении напряжения разбалансировки элемента 3 так заряда элемента 9 уменьшается по экспоненциальному закону.The expression describes two charge cycles of element 9: the first term is a linear charge, and the second term is exponential. The linear charge of the storage capacity occurs until the difference between the input and output voltages of the device exceeds 60 mV. The unbalance voltage υ ραί6 of element 3 also exceeds 60 mV, while the current flowing through the window from the arms of element 3, which charges element 9, will be greater than 0.8 1 KA , and until Pa8 & becomes 60 mV, the output voltage changes at a constant rate. With a further decrease in the voltage unbalance element 3 so the charge element 9 decreases exponentially.
Выполнение элемента 4 слаботочным дает возможность скомпенсировать погрешность от переключения элемента 3 после закрытия последнего. The implementation of element 4 low current makes it possible to compensate for the error of switching element 3 after the latter is closed.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874314608A SU1485309A1 (en) | 1987-10-08 | 1987-10-08 | Analog memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874314608A SU1485309A1 (en) | 1987-10-08 | 1987-10-08 | Analog memory |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1485309A1 true SU1485309A1 (en) | 1989-06-07 |
Family
ID=21331056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874314608A SU1485309A1 (en) | 1987-10-08 | 1987-10-08 | Analog memory |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1485309A1 (en) |
-
1987
- 1987-10-08 SU SU874314608A patent/SU1485309A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4885477A (en) | Differential amplifier and current sensing circuit including such an amplifier | |
US5977751A (en) | Battery monitoring unit having a sense FET circuit arrangement | |
US4282515A (en) | Analog to digital encoding system with an encoder structure incorporating instrumentation amplifier, sample and hold, offset correction and gain correction functions | |
US4617481A (en) | Amplifier circuit free from leakage between input and output ports | |
US4581545A (en) | Schmitt trigger circuit | |
SU1485309A1 (en) | Analog memory | |
US5841383A (en) | Current mode track and hold circuit | |
US4694277A (en) | A/D converter | |
WO1997002540A2 (en) | Current integrator | |
US3959745A (en) | Pulse amplitude modulator | |
SU1185398A1 (en) | Analog storage | |
RU2800159C1 (en) | Light receiver | |
SU1599874A1 (en) | Variable-conductivity element | |
JP3178563B2 (en) | Multi-value voltage high-speed comparator | |
SU991515A1 (en) | Analog memory | |
US4980686A (en) | Sample-and-hold amplifier with controllable source charger | |
SU1360454A1 (en) | Analog storage | |
SU1691895A1 (en) | An analog memory | |
SU1001179A1 (en) | Analogue storage device | |
SU632050A1 (en) | Electrometric amplifier | |
SU748861A1 (en) | D-a converter | |
Ramaley et al. | Autoranging in high speed data acquisition systems | |
SU1262456A1 (en) | Versions of device for bilateral tolerance checking of voltage | |
SU1370719A1 (en) | Amplitude detector | |
SU1622940A1 (en) | Device for sampling and storing voltage values |