SU989741A1 - Устройство дл синхронизации цифровых систем управлени тиристорными выпр мител ми - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ЦИФРОВЫХ СИСТЕМ УПРАВЛЕНИЯ ТИРИСТЮРНЫМИ

1

Изобретение относитс  к электротехнике , а именно к цифровым системам; управлени  тиристорными вьшр мителнми, и может быть особенно эффективно в установках с широким диапазоном регу- j лировани  углов открьтвга силовых вентилей .

Известны цифровые устройства управлени  тиристорными выпр мител ми, содержащие устройство синхронизации, ге- ю нератор тактовых импульсов, счетчик, дешифратор и формирователи импульсов , {i:bL24.L3JH 4.

в этих устройствак угловой эквивалент 1,5 тактовых интервалов не зависит от интервалов между импульсами синхронизации , что приводит к снижению точности, А при большЮс углах открыти  вентилей может привести и к потере работоспособ- 20 кости всей системь. Так, например, при абсолютно стабильном генераторе такгтовых импульсов с тактовым интервалом, 1 соответствующим 1°,, при уходе частоты . ВЫПРЯМИТЕЛЯМИ

сети, предусмотренном ГОСТом, ошибка .З.б.

Недаболее близкши к предлагаемому по технической сущности  вл етс  ycivройство дл  синхронизации цифровых систем управлени  тиристорными выпр мител ми , содержащее генератор импульсов, выход которого подключен к одному из входов блока суммировани , выход которого подключен ко входу делител , фазовый дискриминатор и три выходных триггера 5 J.

Claims (1)

1. Недостатком этого устройства  вл етс  невысока  точность и быстродейст вие. Невысока  точность объ сн етс  тем, что коррекци  происходит один раз за период или полупериод входных импульсов . Это же приводит и к снижению быстродействи , так как большие снаибки корректируютс  несколько периодов. Кроме того, включение генератора тактовых импульсов и подача входных сшлналов в устройстве происходит автоногм- но, .что заранее закладывает фазовую 366 ошибку между фазой напр жени  и импульсами синхронизации, т.е. устройство предварительно выбирает ошибку включени . В устройстве в конце каждого периода частоты образуютс  сгустки импульсов коррекции. Целью изобретени   вл етс  повышение точности синхронизации и бьютродействи  при коррекции фазовых ошибок импульсов скнхронизадии в цифровых системах управлени  тиристорными вьшр мител ми. Поставленна  пель достигаетс  тем что устройство дл  синхронизации цифровы систем управлени  тири9торнн ми вьтрк мител ми , содержащее генератор импуль- j сов, выход которого подключен к одному из входов блока суммировани , выход которого подключен ко входу делител , фазовый дискриминатор и три выходных тригтюра, снабжено формирователем импульсов перехода, сетевого напр жени  через ноль, двум  сумматорами с однопо- л рной характеристикой, счетчиком и блоком пам ти, причем, входы вышеуказанного формировател  предназначены дл  подключени  питающей трехфазной сети, выходы подключеныкЪ входам первого вышеуказанного сумматора, выход которого подключен к одному из входов фазового дискриминатора, на другой вход фазового дискриминатора подключен выход второго выше азанного сумматора, трем  своими входами подключенного к выходам счетчика и входам выходных триггеров, фазовогч) дискриминатора подключен через блок пам ти ко второму входу блока суммировани , выход делител  подключен к счетному входу фазового дискриминатора и к первому входу счетчика и одновременно  вл етс  выходом канала тактовых импульсов устройства, один из выходов вышеуказанного формировател  подключен ко второму входу счетчика. На чертеже приведена сх.&ла устрой- ства. Устройство содержит формирователь 1 первый сумматор 2, генератор импульсов 3, блок суммировани  4, делитель 5 счетчик 6, выходные триггеры 7, второй сумматор 8, цифровой фазовый дискриминатор 9, сумматор фазового дискри минатора 10, реверсивный счетчик фазового дискриминатора 11, блок пам ти 12 Устройство работает следующим образом . Фазные напр жени  сети подаютс  на вход формирова рел  1, на выходе которого формируютс  3 последователь- 1 ности двухпол рных пр моугольных имлульсрв , сдвинутых друг относительно друга на 120° эл. по частоте сети. Эти последовательности поступают на входы первого сумматора 2, на вьхходе . которого вырабатьтаютс  пр моугольные импульсы с частотой f (дл  мостовой трехфазной схемы). Одновременно от генератора импульсов 3 через блок суммировани  4 импульсы -поступают в делитель 5, вьшолненный на счетчике. На выходе делител  вьфабатываетс  последовательность тактовых импульсов дл  системы управлени  вьшр мижелем. Кроме того, эти импульсы поступают на вход счетчика 6, на выходе которого формируютс  3 последовательности импульсов синхронизации, сдвинуты е друг относительно друга на 120 эл, по частоте сети, что обеспечиваетс  подбором частоты генератора импульсов и коэффициентамк делени  делител  5 и счетчика 6. В случае нулевой схемы эти импульсы непосредственно передаютс  на входы синхронизации системы управлени . Дл  мостовой схемы в каждом канале включаютс  генераторы 7 со счетным уходом, обеспечива  6 последовательноссо сдвигом на эл. ( f , f ти В 6 с последователь . ности импульсов с выхода счетчика поступают на входы второго сумматора 8, на выходе которого формируетс  пр мо угольное напр жение с частотой, сооо ветствующей частоте напр жени  на выходе первого сумматора (в случае oivсутстви  ошибки):, но сдвинутое по фазе на 18О эл. Оба эти напр жени  посггупают на входы фазового дискриминатора 9, построенного по схеме сумматора 10 и реверсивного счетчика 11. Если расхождени  по фазе (частоте) в сформированных на выходе устройства импульсах синхронизации относительно напр жений сети нет, то на выходе фазового дискриминатора сигналы отсутствуют и коррекюш фазы не происходит. В случае наличи  ошибки на выходе сумматора 10 фазового дискриминатора на каждом интервале дискретности вьшр смител  по вл ютс  импульсы, длительность которых пропорциональна величине ошибки по фазе. В течение этих импульсов реверсивный счетчик 11 с частотой f записывает в блок пам ти 12 код числа, соответствующего величине и знаку ошибки. Это число счи , тываетс  блоком суммировани , который на интервале дискретности вьшр мител  добавл ет или сфирает импульсы генсратора 3 на входе делитеда 5. Если ошибка кскмленсировака за врем , меньшее интервала дискретности, то коррекци  прекрайзаетс . При больших ошибках с приходом очередного 1шпульса с фазового дискриминатора блок пам ти обнул етс , и в него записываетс  код числа, соответствующего нескорректированной ошибке . . . Таким образсал, использование сумма торов обеспечивает формирование информа оии об ошибке по фазе импульсов св здх иизации относительно напр жений сети через каждый интервал дискретаюстн S№ристорного выпр мител , орга иза и  структуры фазового даскриминатора на основе, т.е. ka полусумматоре и режерсивном счетчике с выходом на блок добавлени нвытатани  через блок пам ти обеспечивает, в случае записи в пам ть ошибки, -равномерное добавление (или вычитание) импульсов блоком сук мировани  на всем интервале дискретности выпр мител  пока существует инф(фмашщ об ошибке, разравнива  скорре&тированкую йоследоватепвность кмпудьсов , поступающую на кход делител . Дополнительна  св зь выхода формировател  ро входом счетчика обеспечивает снкгсро )Ешзадик начала работы устройства. Уст Ьойство обеспечивает одновременно псjcTOHHHyiio кратность тактовой частоты и (lacTorai и одновременную фазовую коррекцию импульсов синхркжи зашш и тактовых импульсов, передаваемы на входы цифровой системы гашу ьсного фазовохю управлени  вьшр мителем. Пе- речисленна  совокупность отлич тельиьБС признаков обеспечивает достппкение поставленной цели. Формула изобретени  Устройство дл  синхронизации систем управлени  тиристо шымв . выпр мител ми, содержащее генератор импутшсов, выход которогр подключен к одному из входов блока суммировани , выход котсфого подключен ко - входу делител , фазовый дискриминатор и три выходных триггера, о тличаюше - ее   тем, что, с повышени  {ТОЧНОСТИ синхронизации и быстродейст1ВИЯ , оно скачено формирователем HN рульсов першюда сетевого напр жени  через Honbj двум  сумматорами с однополхфной характеристикой, счетчиком и блоком пам ти, причем входы вышеуказанного формировател  предназначены дл  подключени  питающей трехфазной сети, вьшзды подключ 1ы ко входам первого вышеуказаннотю су1 шатора, выход которого подключен к одному из входов фазового дискркхшнатора, на другой вход фазового дискриминатора подкшочен выход второго вышеуказанного сумматора, трем  своими входами подключенного к выходам счет1така и входам выходных триггеров, выход фазового дискриминатора подключен через блок пам ти ко второму входу блока суммировашш, дёлитеош подключён к счетному входу фазового дискриминатора -н к первому входу счетчика и одновреметшо  вл етс  выходом устройства, один из выходов вышеуказанного фор лировател  подключен ко второму,входу счетчика. инфор ашш. точншш хфин тые во внимание при экспертизе 1.Авторское св одетельство СССР 605305. кл. Н 02 Р 13/21, 1978.2 .Авторское сввдетельство СССР 629621, кл.Н О2 Р 13/16, 1978. 3.Авторское свидетельство СССР 647833, кл. Н 02 Р 13/16, 1979. 4.Авторское свидетельство СССР 748779, кл. Н 02 Р 13/16, 1980. 5.Авторское свидетельство СССР 6113О9, кгиН О2 Р 13У16, 1978 прототип).