SU1388992A1

SU1388992A1 - Дельта-модул тор

Info

Publication number: SU1388992A1
Application number: SU864103358A
Authority: SU
Inventors: Игорь Владимирович Рожанковский; Владимир Александрович Погрибной; Олег Романович Пристайко
Original assignee: Специальное Конструкторско-Технологическое Бюро Физико-Механического Института Ан Усср
Priority date: 1986-08-11
Filing date: 1986-08-11
Publication date: 1988-04-15

Abstract

Изобретение относитс к вычислительной технике. Его использование в системах преобразовани и передачи информации позвол ет расширить область применени за счет дополнительного преобразовани двухпол рного входного сигнала в цифровое произведение этого сигнала на его приращение . Дельта-модул тор содержит генератор 1 тактовых импульсов, компаратор 2, реверсивный счетчик 3, блок 4 управлени , -преобразователь 5 код - напр жение, элементы ИЛИ 6 и 13, формирователи 7 и 8 переднего фронта, элемент ЗАПРЕТ 9, элемент И 10, элемент 12 задержки, RST-триггер 11 и D-триггер 14. Введение двухполупери- одного выпр мител 15, источника 16 опорного напр жени и сумматора 17 обеспечивает требуемое преобразование . 3 ил. с «S (Л

Description

Изобретение относитс к вычислительной технике и може;т быть исполь- аовано в системах преобразовани и Передачи информации.

: Цель изобретени - расширение об- л|асти применени за счет дополнитель Його преобразовани двухпол рного входного сигнала в цифровое произ Ведение этого сигнала на его прира- 11(ени .

, На фиг. 1 приведена блок-схема предлагаемого дельта-модул тора;. на фиг. 2 функциональна схема блока управлени ; на фиг. 3 - времен ные диаграммы сигналов.

I Дельта-модул тор содержит генера- TJop 1 тактовых импульсов, компара- TJop 2, реверсивный счетчик 3, блок 4 у правлени , преобразователь 5 код - напр жение, первый элемент ИЛИ 6, гервый и второй формирователи 7 и 8 гереднего фронта, элемент ЗАПРЕТ 9, элемент И 10. RST-триггер 11, элемент 12 задержки, второй элемент ИЛИ 13, D-триггер 1А, двухполупери- Одный выпр митель 15, источник 16 Опорного напр жени и сумматор 17. На фиг. I обозначены вход 18, первый И вторые выходы 19 и 20.

Блок 4 управлени выполнен на Йервом и втором элементах ЗАПРЕТ 21

:22, элементе НЕ 23j элементе ИЛИ- Е 24 и элементе И .25, имеет входы i6-28 и выходы 29-32.

Дельта-модул тор работает следующим образом.

Входной аналоговый двухпол рный Сигнал (фиг. За) подаетс с входа 18 на двухполупериодный выпр митель 15, которые выдел ет абсолютное значение Входного сигнала (фиг. 36)

i

и.ь.х и,

и.

Однопол рный сигнал с выхода выпр мител 15 поступает на первый . вход компаратора 2. На второй вход компаратора 2 поступает сигнал обратной св зи с выхода сумматора 17. Сумматор 17 производит суммирование Выходного сигнала преобразовател 5 код - напр жение, аппроксимирующего входной сигнал (поступающий на первый вход компаратора 2), с выходным напр жением посто нного тока величиной и

- 2

on9 - шаг квантоваlfra дельта-модул тора (поступающий с

выхода источника 16 опорного напр жени ) . Это необходимо дл получени линейной (равномерной) шкапы кодов на -выходе реверсивного счетчика 3 в области нулевых значений входного сигнала устройства.

Блоки 1-14 предлагаемого дельта- модул тора при подаче однопол рного

аналогового сигнала работают так

же, как и блоки 1-14 известного дельта-модул тора 1 , на выходе D-триг- гера 14 которого формируетс одноразр дный дельта-код, характеризующий

5 приращение входного сигнала

i е

. 4, -.

,()

.W

V р /- Т ц к-1 к - к

1. еГгО; о,

0

5

а на выходах реверсивного счетчика 3 - т-разр дный смещенный код, соответствующий величине входного сигнала .

При подаче же на вход компаратора 2 абсолютного значени входного сигнала, поступающего с выхода двух- полупериодного выпр мител 15, на выходах т-разр дного реверсивного счетчика 3 формируетс пр мой код, соответствующий входному сигналу (фиг. Зв), а на инверсном выходе D- триггера 14 - результат, аналогичный перемножению битов знака входного сигнала на символ дельта-кодовой последовательности за счет двухполу- 5 периодного выпр млени входного сигнала (фиг. Зг). Так, в интервалах (

времени (0; t,), (14, tj) знак L, и

приращение-L J (вз тое в дискретные моменты времени, равные периоду дискретизации при дельта-модул ции)

входного сигнала Ug.. положитель: 1ы г(М „ , тМ-

L. 1, L 1, и поэтому результат умножени , аналогично суммированию по модулю два, должен быть также по- 5 ложителен

в интервалах времени ° (t, ; t), (t,; tj - ь7 1;

(XT

т Г), rW 1 . L - и, Ь 1 ,

(ti; t,), ( tj - L4 0; Li 0; 0;

5,(.

K - Ь 1.

Такой же результат, равный L

W

JK

в соответствующие интервалы времени.

присутствует на инверсном выходе D триггера 14 при подаче входного сигнала через двухполупериодный выпр - митель 15.

Блоки представл ют собой блок 4 управлени и работают аналогично блокам 15-19 известного дельта- модул тора,

Таким образом, за счет преобразовани аналоговых сигналов в цифровые с умножением последних на их приращени расшир етс область применени дельта-модул тора.

Claims

Формула изобретени

Дельта-модул тор, содержащий компаратор , выход которого подключен к

и выход элемента ЗАПРЕТ соединены с входами второго элемента ИЛИ, выход которого подключен к D-входу D-триг- гера, выходы первого и второго фор- мировател ей переднего фронта соединены соответственно с (S- и R-входами КЗТгтриггера, пр мой выход которого подключен к второму входу элемен 0 та И, генератор тактовых импульсов, выход которого соединен с Т-входом RST-триггера, третьим входом блока управлени и через элемент задержки - с С-входом D-триггера, инверсный

5 выход которого вл етс первым выходом дельта-модул тора, отличающийс тем, что, с целью расширени области применени за счет дополнительного преобразовани двухразрешающему входу элемента ЗАПРЕТ и 20 пол рного входного сигнала в цифровое

первому входу блока управлени , первый и второй выходы которого соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика , выходы которого подключены к входам преобразовател код - напр жение и вторым входам блока управлени , третий и четвертый выходы которого соединены с входами соответственно первого и второго формирователей переднего фронта и с первым и вторым входами первого элемента ИЛИ, выход которого подключен к запрещающему входу элемента ЗАПРЕТ и первому входу элемента И, выход которого

и выход элемента ЗАПРЕТ соединены с входами второго элемента ИЛИ, выход которого подключен к D-входу D-триг- гера, выходы первого и второго фор- мировател ей переднего фронта соединены соответственно с (S- и R-входами КЗТгтриггера, пр мой выход которого подключен к второму входу элемента И, генератор тактовых импульсов, выход которого соединен с Т-входом RST-триггера, третьим входом блока управлени и через элемент задержки - с С-входом D-триггера, инверсный

выход которого вл етс первым выходом дельта-модул тора, отличающийс тем, что, с целью расширени области применени за счет дополнительного преобразовани двух

произведение этого сигнала на его приращени , в дельта-модул тор введены сумматор, источник опорного напр жени и двухполупериодный вьшр ми- тель, вход которого вл етс входом дельта-модул тора, выход подключен к первому входу компаратора, выходы преобразовател код - напр жение и источника опорного напр жени подключены соответственно к первому и второму входам сумматора, выход которого соединен с вторым входом компаратора , выходы реверсивного счетчика вл ютс вторыми выходами дельта-модул тора .

ериг.2

(

rf

гГтТЪгС

t

i

.t

(Pu2.:j