SU989583A1 - Усилитель считывани дл запоминающего устройства на МДП-транзисторах - Google Patents

Description

Изобретение относится к заломинающим устройствам и может использо-ваться в запоминающих устройствах (ЗУ) динамического типа с произвольной выборкой на МДП-структурах, а также в ЗУ на приборах с’зарядовой ⁵ связью (ПЗС).

Известен усилитель, содержащий неинвертирующий усилитель (повторитель) с. перекрестными связями, транзисторы управления и транзисторы, служащие для подключения напряжения питания к усилителю £l ].

Этот усилитель считывания характеризуется недостаточной чувствительно- ^,s стью, обусловленной в основном разбросом параметров (пороговых напряжений , крутизны) нагрузочных транзисторов повторителей.

Наиболее близким техническим реше- ²⁰ нием к изобретению является усилитель считывания для ЗУ на ПЗС, содержащий два истоковых повторителя с перекрест2 ными связями и транзисторный ключ, посредством которого на усилитель подается напряжение питания £2].

Этому устройству также присуща недостаточная чувствительность, обусловленная разбросом параметров нагрузочных транзисторов повторителей.

Цель изобретения - повышение чувствительности усилителя считывания.

Поставленная цель достигается тем, что в усилитель считывания для запоминающего устройства на МДП-транзисторах, содержащий входные, нагрузочные и ключевые транзисторы, причем стоки входных транзисторов соединены с истоком ключевого транзистора, сток которого подключен к шине питания, а затвор является первым управляющим входом усилителя, истоки первого и второго входных транзисторов подключены соответственно к затворам второго и первого нагрузочных транзисторов, а затворы являются соответственно вхо дом информационного сигнала и входом опорного сигнала, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, введены переключающие транзисторы, стоки.которых соеди- йены соответственно с истоками входных транзисторов, истоки - со стоками нагрузочных транзисторов, а затворы объединены и являются вторым управляющим входом усилителя. и

На фиг. 1 приведена принципиальная схема усилителя считывания для запоминающего устройства на МДП-транзисторах; на фиг. 2 - временная диаграмма подачи управляющих напряжений. 1 Усилитель содержит первый 1 и второй 2 нагрузочные транзисторы, первый 3 и второй 4 входные транзисторы, первый 5 и второй 6 переключающие транзисторы, ключевой транзистор 7· 2

Входные сигналы поступают на входы 8 и 9 усилителя из элемента 10 памяти и опорного элемента 11. Управляющие напряжения 1Ц и U₂ подаются соответственно на затворы транзисто- 2 ров 7 и 5·,

IУсилитель работает следующим образом .

На один из его входов 9 поступает з опорный сигнал, на другой вход 8 сигнал из элемента памяти 10. На входах устанавливается напряжение, пропорциональное приходящим сигналам, и между ними образуется разность потен- ₃ циалов д Ug_x. Затем- на затвор ключевого транзистора 7 подается управляющее напряжение и начинается заряд выходных точек 12 и 13 усилителя. Разница напряжений в точках 12 и 13 сое- _t Э i д U ^{тавит и}вых=—си’ ^{где ток}’

- вх текущий через транзистор 7; С - емкость конденсатора, нагружающего точ~ , ки 12 и 13; t - время заряда. С ростом величины t значение 4U_Bb|X стремится к величине 2ди_6х. Затем происходит включение транзисторов 5 и 6, замыкается петля положительной обратной связи, а усилитель устанавливается в положение, определяемое сигналом разбаланса на входах 8 и ?. При этом на выходных точках 12 и 13 усилителя формируется сигнал, соответст вующий уровням логического нуля и ло гической единицы'. Чувствительность усилителя возрастает за счет того, что входной сигнал в момент включения обратной связи действует не только на входные транзисторы 3 и 4, но и на нагрузочные транзисторы 1 и 2, компен| сируя разброс их параметров.

Повышение чувствительности усилителя считывания позволяет уменьшить величину зарядов, хранимых в ЗУ, и, значит, уменьшить размеры элементов > памяти, т. е. повысить степень интеграции. При неизменных же величинах зарядов усилитель позволяет повысить надежность считывания информации.

Claims (2)

1. (St) УСИЛИТЕЛЬ СЧИТЫВАНИЯ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА НА МДП-ТРАНЗИСТОРАХ . .- 1: Изобретение ОТНОСИТСЯ к запоминающим устройствам и может использоватьр  в запоминающих устройствах (ЗУ) динамического типа с произвольной выборкой на МДП-структурах, а также в ЗУ на приборах сзар довой св зью (ПЗС). Известен усилитель, содержащий неинвертИрующий усилитель (повторитель) с. перекрестными св з ми, транзисторы управлени  и транзисторы, служащие дл  подключени  напр жени  питани  к усилителю Cl J. Этот усилитель считывани  характеризуетс  недостаточной чувствительностью , обусловленной в основном разбросом параметров (пороговых напр жений ,, крутизны) нагрузочных транзисторов повторителей. Наиболее близким техническим решением к изобретению  вл етс  усилитель считывани  дл  ЗУ на ПЗС, содержащий два истоковых повторител  с перекрест ыми св з ми и транзисторный ключ, поредством которого на усилитель податс  напр жение питани  t2 3. Этому устройству также присуща неостаточна  чувствительность, обусловенна  разбросом параметров нагрузочых транзисторов повторителей. Цель изобретени  - повышение чувстительности усилител  считывани . Поставленна  цель достигаетс  тем, что в усилитель считывани  дл  запоминающего устройства на МДП-транзисторах , содержащий входные, нагрузочные и ключевые транзисторы, причем стоки входных транзисторов соединены с истоком ключевого Транзистора, сток которого подключен к шине питани , а затвор  вл етс  первым управл ющим входом усилител , истоки первого и второго входных транзисторов подключены соответственно к затворам второго и первого нагрузочных транзисторов, а затворы  вл ютс  соответственно вхо3989 дом информационного сигнала и входом опорного сигнала, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, введены переключающие транзисторы, стоки . которых соединены соответственно с истоками входных транзисторов, истоки - со стоками нагрузочных транзисторов, а затворы объединены и  вл ютс  вторым управ л ющим входом усилител . На фиг, 1 приведена принципиальна  схема усилител  считывани  дл  запоминающего устройства на МДП-транзисторах; на фиг. 2 - временна  диаграмма подачи управл ющих напр жений. Усилитель содержит первый 1 и второй 2 нагрузочные транзисторы, первый 3 и второй k входные транзисторы, пер вый 5 и второй 6 переключающие транзисторы , ключевой транзистор Входные сигналы поступают на входы 8 и 9 усилител  из элемента 10 .пам ти и опорного элемента 11.Управл ющие напр жени  U и 1)2 подаютс  соответственно на затворы транзисторов 7 и 5. , Усилитель работает следующим образом . На один из его входов 9 поступает опорный сигнал, на другой вход 8 сигна{1 из элемента пам ти 10. На входах устанавливаетс  напр жение, пропорциональное приход щим сигналам, и между ними образуетс  разность потенциалов д Ug). Затем- на затвор ключевого транзистора 7 подаетс  управл ю .щее напр жение U и начинаетс  зар д выходных точек 12 и 13 усилител . Раз ница напр жений в .точках 12 и 13 сое . тавит и где Зо ток. ВЫХ си текущий через транзистор 7; С - емкость конденсатора, нагружающего точ ки 12 и 13; t - врем  зар да. С ростом величины t значение Ug,, стремитс  к величине 2uUgjt. Затем происходит включение транзисторов 5 и 6, замыкаетс  петл  положительной обрат ной св зи, а усилитель устанавливает с  в положение, определ емое сигнало разбаланса на входах 8 и . При ЭТОМ на выходных точках 12 и 13 усилител  формируетс  сигнал, соответствующий уровн м логического нул  и логической единицы. Чувствительность усилител  возрастает за счет того, что входной сигнал в момент включени  обратной св зи действует не только на входные транзисторы 3 и it, но и на нагрузочные транзисторы 1 и 2, компенсиру  разброс их параметров. Повышение чувствительности усилител  считывани  позвол ет уменьшить величину зар дов, хранимых в ЗУ, и, значит, уменьшить размеры элементов пам ти, т. е. повысить степень интеграции . При неизменных же величинах зар дов усилитель позвол ет повысить надежность считывани  информации. Формула изобретени  Усилитель считывани  дл  запоминающего устройства-на МДП-транзисторах, содержащий входные, нагрузочные и ключевой транзисторы, причем стоки входных транзисторов соединены с истоком ключевого транзистора, сток которого подключен к шине питани , а затвор  вл етс  первым управл ющим входом усилител , истоки первого и второго входных транзисторов подключены соответственно к затворам второго и первого нагрузочных транзисторов, а затворы  вл ютс  соответственно входом информационного сигнала и входом опорного сигнала, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, отличающийс  .тем,что, с целью повышени  чувствительности усилител , в него введены перекпючаюцие транзисторы, стоки которых соединены соответственно с истоками входных транзисторов, истокисо стоками нагрузочных транзисторов, а затворы объединены и  вл ютс  вторым управл ющим входом усилител . Источники информации, прин тые во внимание при экспертизе 1.Патент США № 4123799, кл. 365-205, опублик. 1978.
2. 2.IEEE Transactions on Electron Devices, v. 23, N 2, 1976, p. 89 (прототип).

   (тП Л

   и

   12 S

   S-Ж-Ж

   //

   I

   4г./

   г2