SU987858A1 - Устройство дл определени параметров двухтональных сигналов - Google Patents

Description

«зобретение относитс  к измерительной технике и может использоватьс  в приемниках многочастотного кода дл  определени  параметров двухтональных сигналов, неизвестных на приемной стороне.

Известно устройство дл  определени  параметров двухтональных сигналов , содержащее блок управлени  (формирователь интервала), блок стробировани , вычислитель, .переключаннций элемент (дл  подачи строб-импульсов в цифровой форме на вычислитель), детектор уров.н  и индикатор частоту причем вычислитель состоит из измерител  интервалов, ;;анализатора пол рности, анализатора частот сигнала , компаратора Cl.

Основньм недостатком известного устройства  вл етс  низкое качество оценки параметров двухтональных сигналов , неизвестных на приемной стороне .

Это объ сн етс  тем, что при неравенстве амплитуд тональных сигналов , оценка частот двухтональных сигналов в известном устройстве осу1ществл етс  с ошибкой, завис щей от соотношени  амплитуд тональных сигналов, поскольку суммарна  частотна  составл юща  модулирована по фазе и  вл етс  функцией разностной частоты и соотношени  амплитуд тональных сигналов. Кроме того,-в известном устройстве отсутствует возможность оценки амплитуд тональных сигналов, что значительно снижает качество оценки параметров двух тональных сигналов, неизвестных на

10 приемной стороне.

Цель изобретени  - повышение точности оценки при повышении быстродействи  процесса оценки.

Поставленна  цель достигаетс 

15 тем, что в устройство, содержащее блок управлени , блок стробировани  и вычислитель, введены фо эмирователь второй производной, четыре блока

- .-пам ти и четыре электронных ключа,

первые входы которых подключены соответственно к четырем выходам вычислител , первыйf второй, третий и четвертый входы которого соединены соответственно с выходами первого,

25 второго, третьего и четвертого блоков пам ти, причем вход устройства соединен с первьм входом блока етробировани , с первьвии входами первого и второго блоков пам ти, выходы

30 которых подключены соответственно к второму и третьему входам блока стробировани , и с входом формирова тел  второй производной, выход которого подключен к первым входам третьего и четвертого блоков пам ти при этом вторые входы первого и третьего блоков пам ти соединены с I первым выходом блока стробировани  второй выход которого подключен к вторым входам второго и четвертого блоков пам ти, а третьи входы четырех блоков пам ти подключены к первому выходу блока управлени , второ выход которого соединен с вторыми входами электронных ключей, причем вычислитель, содержит два сумматора, два ..в.ычитател , два делител  и два блока извлечени  квадратного ко н , причем первый и второй вхОды вычислител  соединены соответственно с первым и вторыми входами перво го сумматора и первого вычитател , выходы которых соединены соответственно с первым и вторым выходами, вычислител , третий вход которого через последовательно включенные второй сумматор, первый делитель и первый блок извлечени  квадратног корн  подключен к третьему- выходу вычислител , а через последовательн включенные второй вычитатель, второй делитель и второй блок извлечен квадратного корн  подключен к четвертому выходу вычислител , четвертый вход которого соединен с вторыми входами второго сумматора и второго вычитател , при этом выходы первого сумматора и первого вычитател  подключены соответственно к вторым входам первого и второго депителей . При этом блок стробировани  содержит последовательно соединенные первый дифференциальный усилитель, первый пороговый блок и первый элемент И, последовательно соединенные второй дифференциальный усилитель, второй пороговый блок и второй элемент И, а также последовательно сое диненные ограничитель и определитель моментов экстремумов, выход которого подключен к вторым входам первого и второго элементов И, выхо ды которых  вл ютс  соответственно первым и вторым выходами блока стро бировани , первый вход которого сое динен с .входом ограничител , с первым входом первого дифференциальног усилител , и с вторым входом второг дифференциального усилител , причем второй и третий входы блока стробировани   вл ютс  соответственно вто рым входом первого дифференциальног усилител  и первьм входом второго дифференциального усилител . На фигЛ приведена структурна  схема устройства дл  определени  параметров двухтональных сигналов; на фиг,2 - диаграмма напр жений. Устройство дл  определени  параметров двухтональных сигналов содержит блок 1 стробировлни , первый дифференциальный усилитель 2, первый пороговый блок 3, первый элемент И 4, второй дифференциальный усилитель 5, второй пороговый блок б, второй элемент И 7, ограничитель 8, определитель 9 моментов экстремумов, формирователь 10 второй производной, первый .11, второй 12, третий 13, четвертый 14 блоки пам ти, вычислитель 15, первый сумматор .16, первый вычитатель 17, второй суммато р 18, второй вычитатель 19, первый дели- . тель 20, второй делитель 21, первый 22 и второй 23 элементы извлечени  квадратного корн , первый 24, второй 25, третий 26 и четвертый 27 электронные ключи, блок 28 управлени . Устройство работает следующим образом. При описании работы устройства предполагаетс , что посто нна  составл юща  входного сигнала равна ну .лю. Блок 1, стробировани  формирует строб-импульсы на своем первом входе только в те моменты времени tx/ при которых U(tx) .U-,, а на своем втором входе - только в те моменты времени txf при которых U(t) Ugf где ty - моменты положительных экстремумов напр жени  на первом входе блока 1 стробировани ; U{ty.) - значени  напр жени  U(t) в моменты-времени U-I и U2 - значени  напр жений на втором и третьем входах блока 1 стробировани . Осуществл етс  это следующим образом. При U(t) вьзходе первого дифференциального усилител  2 формируетс  положительное напр жение , при превышении которым порогового значени  на выходе первого порогового блока 3 формируетс  положительный потенциал. Аналогично при U(t) выходе второго .дифференциального уси-лител  5 устанавливаетс  положительное напр жение, при превышении которым порогового значени  на выходе второго порогового блока 6 формируетс  положительный потенциал. Ограничитель 8 представл ет собой одну из известных схем ограничени  снизу, выходное напр жение которой равно U(t) при U(t) О 1Быx при U(t) О Опраделитель 9 моментов экстремумов формирует на своем выходе стробимпульсы в моменты экстремумов его

входного напр жени  одним из известных спос6бов

Импульсы с выхода определител  9 моментов экстремумов проход т на первый выход блока 1 стробировани  при наличии положительного потенциала на первом входе первого элемента И 4, т.е. при U(tx) U-,, а при наличии положительного-потенциала на первом входе второго элемента И 7, т.е. при U(tx). U2 проход т на второй выход блока 1 стробировани .

Формирователь 10 втЪрой проиэводной формирует на своем в.ыходе напр жение, равное второй производной его входного сигнала, одним из известных способов, например путем двойного дифференцировани  входного сигнала и усилени  в I/T; раз, где т; - врем  дифференцировани .

В качестве первого, второго, третьего и четвертого блоков 11 - 1 пам ти используютс  схемы ВЫБОРКАЗАПОМИНАНИЕ , на выходах каждой из которых устанавливаетс  и хранитс  напр жение, равное напр жению на ее первом входе в момент наличи  импулса на ее втором входе. При поступлении нулевого потенциала на третьи входы первого, третьего и четвертог блоков 11, 13 и 14 пам ти на их выходах устанавливаетс  нулевое напр жение , а при поступлении нулевого потенциала на третий вход второго блока 12 пам ти на ее выходе устаналиваетс  положительный потенциал, близкий к напр жению питани .

Выходные напр жени  первого,второго и третьего и четвертого блоков 11 - 14 пам ти поступают соответственно на первый, второй, третий и четвертый входы вычислител  15, осуществл ющего операции сложени , вычитани  и делени  напр жений, а также операцию извлечени  квадратного корн , при этом вход щие в состав вычислител  15 первый и второй сумматоры 16 и 18, а также первый и второй вычитатели 17 и 19 представл ют собой известные схемы сумматора и вычитател  с той лишь разницей что на их входах сигналы дел тс  в 2 раза, например, с помощью резисторов , а на их выходах формируютс  .напр жени , равные полусумме и соответственно полуразности их входных напр жений.

Выходные сигналы вычислител  15 проход т на выходы устройства при наличии положительных потенциалов на вторых входах первого, второго, третьего и четвертого электронных ключей 24 - 27, формируемых блоком 28 управлени .

Оценка частот и амплитуд тональных сигналов осуществл етс  циклически в интервалах времени То(фиг.2,& каждый из которых состоит из интервалов TY, Tg и Тз, где Т - интервал установки устройства в начальное состо ние; f-2 интервал оценки;

5 Tj - интервал считывани  результата оценки.

Импульсы установки .устройства в начальное состо ние-(фиг.2,в) и считывани  результатов оценки

10 (фиг.2,г) формируютс  соответственно на первом и втором выходах блока 28 управлени .

В течение интервала Т на выходах блоков 11, 13 и 14 пам ти уста jfнавливаетсЯ нулевое напр жение, а навыходе второго блока 12 пам ти - положительное напр жение,близкое , к напр жению питани , при этом на втором и третьем входах блока 1 стробировани  устанавливаютс  напр т жени  соответственно и 0.) U 2

+ Е

пит

В момент времени tj, первого экстремума входного сигнала

25

и Ct) (wJ.,i+4, ) (Wjt + 21,

где А, амплитуда, кругова  частота и начальна 

30фаза первого тональ-.

ного сигнала; А2ги 2 2 амплитуда, кругова  частота и начальна  фаза второго тональ35ного сигнала;

U2 ) ц, так как 02 +Епит, при этом в момент времени tx стробимпульс с выхода определител  9 моментов экстремумов проходит на пер40 вый и второй выходы блока 1 стробировани  и поступает на вторые входы блоков 11-14 пам ти.

При этом на выходах первого и второго блоков 11 и 12 пам ти уста45 навливаютс  напр жени  соответственно U., Uj ) а на выходах третьего и четвертого блоков 13 и 14 устанавливаютс  напр жени  U(t;(), равные второй производной

входного сигнала в момент времени

50 -х.

в момент времени tj, максимального положительного экстремума входного сигнала U(txi) U истроб-импульса по вл етс  на первом выходе

55 блока 1 стробировани , при этом на выходах первого и третьего блоков 11 и 13 пам ти устанавливаютс  напр жени  U-,. U{txi) и 03 (txi) соответственно . В момент времени

нймального положительного экстремума входного сигнала U(txK) и строб-импульс по вл етс  на втором выходе блока 1 стробировани , при этом на выходах второго и четвертого

65 блоков 12 и 14 пам ти формируютс,  напр жени  Ug, V(t) и v U(tx/ соответственно. Следовательно, в течение интерва ла времени Т оценки на выходах первого и второго блоков 11 и 12 па м ти устанавливаютс  напр жени  U-, и Uj, равные соответственно значени м входного сигнала в моменты вре мени t и t,, т.е. в моменты максимального и минимального положител ных экстремумов входного сигнала, а на выходах третьего и четвертого блоков 13 и 14 пам ти устанавливают с  напр жени , равные второй производной входного сигнала соответственно в моменты времени и txK (фиг., 2,0) . Максимальное экстремальное значе ние входного сигнала имеет место при при этом и (первый сигнал)   А Если предположить, что А то минимальное положительное экстре мальное значение входного сигнала имеет место при + {j«jT/2 , при этом Ug (второй сигнал) ss А-,- А Значение второй .производнойвход ного сигнала в моменты его максимального и минимального положительного экстремумов соответственно равны2 а Uj {третий сигнал) .,+ A2UJ2 5; ASUI Ui (четвертый сигнал) Ввычислителе 15 первый и второй сумматоры 16 и 18 формируют на своих выходах сигналы, равные полусуммам ИХ входных сигналов, а первый и вто рой вычитатели 17 и 19 формируют на своих выходах сигналы, nojiy- раГзйост м сигналов на их входах. Дос тигаетс  это использованием известных схем суммировани  и вычитани , входные сигналы которых дел тс  на 2, например, на резисторах. В этом случае напр жени  Ug - на выходах узлов вычислител  15 соответственно равны (U-1 + Uj).,,; Ue V2 (UT - Ug)-Ag; U, 1/2(0., + U.)%-A u).,; Ug 1/2 (Uj - U) -A2U)|; где U5, U{j, U-j и UB - напр жени  на выходах первого сумматора, первого вычитател , второго сумматора и второго вычитател ,, Ug и-,/и сй-ы ; Ue/Ufe . UV., .-Lo, i 11 где Ug, , напр жени  на входах первого и второго делителей 2J) и. 21, и первого и второго элемантов 22 и 23 извлечени  квадратного корн . Напр жени  и UfoU-r-fH 12 тервалы Т проход т на выходы устройства через электронные ключи 24 27 , открытые импульсами со второго выхода блока 28 управлени . При этом на выходы первого и второго электронных ключей 24 и 25 проход т напр жени , соответствующие. амплитудам первого (с большей амплитудой ) и второго (с меньшей амплитудои ) тональных сигналов, на выходы третьего и четвертого электронных ключей 26 и 27 проход т напр жени , соответствующие частотам первого и второго тональных, сигналов, В. случае ji если :/ А минимальноеположительное экстремальное значе .ние входного .сигнала имеет место при ,., 4. л-(О jj-jy .... 1 .1 при этом + и т « -А гу U) и.,, к-и; 2 , Следовательно, независимо от соотношений амплитуд тональных сигналов на выходах первого и третьего электронных ключей 24 и 26 устанавливаютс  напр жени , соответствующие амплитуде и частоте тонального сигнала с большей амплитудой, а на выходах второго и четвертого элект- ронных ключей 25 и 27 - соответствующие а лплитуде и частоте тоналвного сигнала с меньшей амплитудой (фиг.2,Э). При равенстве амплитуд тональных сигналов напр жени  на выходах первого и второго электронных ключей 24 и 25 равны, так как Ug О и Us и 1/2 и. . . Следовательно, предлагаемое устройство определ ет частоты и амплитуды тональных сигналов, неизвестные на приемной стороне, так как осуществл ет оценку параметров тональных сигналов при отсутствии эталонов частот входных сигналов, причем частоты и амплитуды тональных сигналов определ ютс  независимо друг от друга, а результаты оценки частот сигналов не завис т от соотношени  их амплитуд . При использовании предлагаемого устройства в составе приемника многочастотного крда представл етс  возможность применени  только двух каналов с автоматической настройкой на тональные частоты сигнала, параетры которого неизвестны на приемной стороне. При этом результаты оценки частот могут использоватьс  л  автоматической настройки канаов на частоты сигналов, а результаты оценки амплитуд тональных сигналов - дл  регулировки усилени  и установки пороговых уровней в каналах .

Кроме того, результаты оценки частот и амплитуд тональных сигналов могут использоватьс  дл  контрол  качества сигналов в каналах и их соответстви  допустимым значени м.

Устройство может быть выполнено на базе цифровой техники, причем в качестве вычислител  может использоватьс  микро-ЭВМ с ограниченными . возможност ми.

Claims (2)

1. Устройство дл  определени  параметров двухтональных сигналов, содержащее блок управлени , блок стробировани  и вычислитель, о т л ич а ю. щ е е с   тем, что, с целью повышени  точности оценки при повышении быстродействи  процесса оценки в него введены формиров атель второй производной, четьфе блока пам ти и четыре электронных ключа, первые, входа которых подключены соответственно к четырем выходам вычислител , первый, второй, третий-и четвертый входы которого соединены соответственно с выходами первого, , третьего и четвертого блоков пам ти, причем вход устройства соединен с первым входом блока стробировани , с первыми входами первого и второго блоков пам ти, выходы которых подключены соответственно к второму и третьему входам блока стробировани / и-с входом формировател  второй производной, выход которого подключен к первым входам третьего и четвертого блоков пам ти, при этом вторые входы первого и третьего блоков пам ти соединены с первым выходом блока стробировани , второй выход которого подключен к вторым входам второго и четвертого блоков пам ти, а третьи входы четь1рех блоков пам ти подключены к первому выходу блока управлени , второй выход которого соединен с вторыми входами электронных ключей, причем вычислитель содержит два сумматора, два вычитател , два делител  и два блока извлечени  квадратного корн , причем первый и второй входы вычислител  соединены соответственно с первыми и

вторыми входами первого сумматора и первого вычитател , выходы которых соединены соответственно с первым и вторым выходами вычислител , третий вход которого через последовательно

включенные второй сумматор, первый делитель и первый блок извлечени  квадратного корн  подключен к третьему выходу вычислител , а через последовательно включенные второй вычитатель , второй делитель и второй блок извлечени  квадратного корн  подключен к четвертому выходу вычислител , четвертый вход которого соединен с вторыми входами второго сумматора и второго вычитател , при этом выходы первого сумматора и первого вычитател  подключены соответственно к вторым входам первого и второго д.елителей.

2. Устройство по п. 1, о т л ичающеес   тем, что блок стробиро ани  содержит последовательно соединенные первый дифференциальный усилитель, первый пороговый блок и первый элемент И, последовательно соединенные второй дифференциальный усилитель, второй пороговый блок и второй элемент И, а также последо-. вательно соединенные ограничитель и определитель моментов экстремумов,

выход которого подключен к вторым входам первого и второго элементов. И, выходы которых  вл ютс  соответственно первьм и вторым выходами блока стробировани , первый вход которого

соединен с входом ограничител , с первым входом первого дифференциального усилител  и с вторым входом второго дифференциального усилител , причем второй и третий входы блока

стробировани   вл ютс  соответственно вторым входом : первогоДифференциального усилител  и первым входом ;второго дифференциального усилител , i Источники информации,

прин тые во внимание при экспертизе

1.Патент США 3976843,КЛ.179-15В, 1978 (прототип).

У