SU985829A1 - Аналоговое запоминающее устройство - Google Patents

Description

(5) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относитс  к вычислительной технике, в частности к аналоговым запоминакмцим устройствам, и предназначено дл  использовани  в автоматических системах регулировани , например в системе автоматического ре гулировани  одной величины относитель но другой. Известно аналоговое запоминающее устройство, содержащее схему сравнени , формирователь сигнала, интегриру щий конденсатор, диоды, конденсаторную  чейку-накопитель, ключ записи, ключ гашени , ключ управлени , формирователь длительности импульса гашени , повторитель и выходную схему . 1. Наиболее близким по технической сущности к предлагаемому  вл етс  ана логовое запоминающее устройство, содержащее первый, второй, третий и четвертый повторители, первый и второй ключи, первый и второй накопитель ные элементы, например конденсаторы, элемент сравнени , перэыГ1 и второй генераторы импульсов 2| Недостатком указанных устройств  вл етс  невозможность использовани  дл  слежени  за изменением входного сигнала в системе автоматического регулировани  одной величины относительно другой, т.е. они обладают невысокой точностьЬ хранени  входной информации . Цель изобретени  - повышение точности устройства. Поставленна  цель достигаетс  тем, что в аналоговое запоминающее устройство , содержащее накбпительные элементы , например первый и второй конденсаторы , одни из обклдДОК КОТОРЫХ соединены с первыми выводами элементов разр да и с шиной нулевого потенциала, друга  обкладка первого конденсатора соединена с входом повторител  напр жени , выход которого  вл етс  выхо398 jqoM устройства, первый блок сравнени  первый и второй ключи, введены последовательно соединенные преобразователь напр жение-напр жение, интегратор , сумматор, третий ключ, источник опорного напр жени , инвертор, четвер тый, п тый, шестой, седьмой, восьмой и дев тый ключи, разделительные элементы , второй блок сравнени , последо вательно соединенные элемент ИЛИ, фор мирователь импульсов и триггер, причем вход преобразовател  напр жениенапр жение  вл етс  входом устройства , выход преобразовател  напр жениенапр жение дополнительно соединен соответственно через первый и второй разделительные элементы с первым входом элемента ИЛИ и с входом инвертора , выход которого соединен с вторым входом элемента ИЛИ и с первыми входами первого и второго ключей, выходы которых соединены с входами первого блока сравнени , выход первого блока сравнени  соединен с первыми входами четвертого и п того ключей, выходы которых соединены с шиной нулевого потенциала, выход третьего ключа соединен через третий разделительный элемент с вторым входом второго ключа и через четвертый разделительный элемент с вторым входом первого ключа и с входом повторител  напр жени , второй .вход третьего ключа соединен с выходом элемента ИЛИ, второй вход четвертого ключа соединен с вторым выводом первого элемента ра р да, с другой обкладкой первого кон денсатора , с первым входом шестого ключа и через п тый разделительный элемент с выходом дев того ключа, первый вход которого соединен с первым входом восьмого ключа и с первым выходом источника опорного напр жени , второй выход которого соединен с вторым входом сумматора, второй, вход дев того ключа соединен с первы выходом второго блока сравнени , вхо ды которого соединены соответственно с выходами шестого и седьмого ключей второй вывод второго элемента разр  да соединен с вторым входом п того ключа и с первым входом седьмого ключа и через шестой разделительный элемент с выходом восьмого ключа, второй вход которого соединен с вторым выходом второго блока сравнени , выход триггера соединен с вторыми входами шестого и седьмого ключей. выход третьего ключа соединен через седьмой разделительный элемент с вторым входом п того ключа, третьи выводы первого и вторбго элементов разр да соединены с первым выходом источника опорного напр жени  На фиг, 1 изображена функциональна  схема предлагаемого устройства; на фиг. 2 - эпюры напр жений на входах и выходах элементов устройства Предлагаемое устройство (фиг 1) содержит накопительные элементы, например первый и второй конденсаторы 1 и 2, преобразователь 3 напр жение- . напр жение, интегратор , сумматор 5 инвертор 6, элемент ИЛИ 7, формирователь 8 импульсов, источник 9 опорного напр жени , триггер 10, повторитель 11 напр жени , блоки 12 и 13 сравнени , шину нулевого потенциала, ключи 15-23 разделительные элементы 2430 и элементы 31 и 32 разр да Устройство функционирует следующим образом. Преобразователь 3 преобразует входной сигнал мен ющейс  величины положительной или отрицательной пол рности (фиго 2, эпюра 2 аУ соответственно в импульс напр жени  положительной или отрицательной пол рности посто нной амплитуды, причем передний фронт импульса совпадает с моментом по влени  входного сигнала, а задний фронт - с моментом его изменени  до нулевого уровн  (фиг. 2, эпюра В). Интегратор 4 выдает на сумматор 5 линейно измен ющеес  напр жение (фиг, 2, эпюра г), в котором оно складываетс  с опорным напр жением источника 9 (фиг. 2, эпюра 3). Источник 9 опорных напр жений служит дл  задани  номинального уровн  выходного напр жени  устройства в номинальном режиме работы (фиг, 2, эпюра 5 ), а также дл  выдачи напр жени  запирани  на элементах 31 и 32 разр да и напр жени  на подзар д конденсаторов 1 и 2. Ключ 17 открываетс  преобразованным входным сигналом как положительной , так и отрицательной пол рности, и закрываетс  в моменты изменени  входного сигнала до нул . Сигнал управлени  поступает на ключ 17 с выхода элемента 7, на один из входов которого подаетс  отрицательный сигнал с преобразовател  3 через разделительный элемент 25 и инвертор 6, на другой его вход подаетс  отрицательный сигнал с преобразовател  3 через разделительный элемент 2. Ключи 15 и 16, схема сравнени  12, разр дные ключи 18 и 13 образуют узел подзар да. Ключи 15 и 16 открываютс  преобразованным и инвертируемым входным сигналом отрицательной пол рности. На эти ключи сигнал управлени  поступает с инвертора 6. Блок 12 сравнени  вырабатывает сиг нал (фиг. 2, эпюра К), открывающий ключи 18 и 19, при поступлении на его входы через открытые ключи 15 и 16 на пр жений с конденсатора 1 и с выхода ключа 17 через разделительный элемент 26. Сигнал вырабатываетс  только при величине напр жени  на конденсато ре 1, большей величины напр жени  на выходе ключа 17. В этом случае про- исходит подзар д конденсаторов 1 и 2 через открытые ключи 18 и 19 (фиг.2, эпюры 9 ив),. Ключи 20 и 21, блок 13 сравнени , ключи подзар да 22 и 23, разделительные элементы 28 и 29 образуют узел подзар дао Сигнал управлени  ключами 20 и 21 формируетс  с помощью формировател  8 и триггера 10, который выдает сигнал управлени  в момент времени, совпадающий с задним фронтом импульса преобразовател  3, поступающего на формирователь 8 с элемента ИЛИ 7 (фиг.2, эпюра Ж.), В момент, совпадающий с передним фронтом импульса преобразовател  3 триггер 10 перебрасываетс  в исходное ( нулевое) положение. I Напр жени  с конденсаторов 1 и 2 подаютс  на входы блока 13 сравнени , выходной сигнал которого открывает ключ 23 при напр жении на конденсаторе 1, большем напр жени  на конденсаторе 2, или ключ 22 при напр жении на конденсаторе 1, меньшем напр жени  на конденсаторе 2 (фиг. 2, эпюра Ц) . Происходит быстрый подзар д конденса тора 1 или конденсатора 2 от напр жени  источника 9 через разделительный элемент 28 или 29 (фиг. 2, эпюры о , е ). Как только величины напр жений на конденсаторах сравн ютс , ключи 23 и 22 закрываютс . Элементы 31 и 32 образуют цепи раз р да конденсаторов 1 и 2 при выключении питани  Элементы 31 и 32 закрыты при включении напр жени  питани  и открыты при его выключении. Устройство работает в режимах, приведенных в, таблице, в которой также приводитс  состо ние ключей и величины входных и выходных напр жений дл  различных режимов. При включении (подаче питающих напр жений) и положительном входном сигнале преобразователь 3 формирует импульс положительной пол рности, который поступает на интегратор k. С выхода интегратора 4 на один из входов сумматора 5 поступает линейно нарастающее напр жение Напр жение с источника 9 опорных напр жений поступает на другой вход сумматора 5, и через открытый ключ 17 и разделительные элементы 27 и 30 происходит зар д конденсаторов 1 и 2 суммарным напр жением сумматора 5. Зар д конденсаторов 1 и 2 протекает до тех пор, пока выходное напр жение Цру устройства не достигнет уровн , соответствующего моменту времени, когда величина входного сигнала станет равной нулю (нижние пунктирные линии на эпюрах 2 Q и 2е) , или не достигнет величины опорного напр же (номинальный режим устройства), за вычетом падени  напр жени  на ключе 17 и элементе 27 (средние сплошные линии на эпюрах g, б фиг, 2) , или не достигнет беличины суммарного напр жени  сумматора 5 за вычетом того же падени  напр жени , если на входе устройства продолжает присутствовать положительный входной сигнал , 1верхние пунктирные линии на эпюрах Если в следующий момент времени по витс  положительный входной СИ|- нал, то конденсаторы 1 и 2 будут подзар жатьс  через ключ 17 от выходно напр жени  сумматора 5 до величины и момента времени, пока входной сигнал не станет равным нулю. Напр жение с конденсатора 1 переаетс  на выход устройства через повторитель 11, Если в следующий момент времени на входе устройства по витс  отрицательный входной сигнал, то напр жение на выходе ключа 17 будет меньше напр Жени  на конденсаторе 1, Блок 12 сравнени  вырабатывает сигнал, открывающий ключи 18 и 19, и происходит подзар д конденсаторов 1 и 2 до тех пор, пока величина входного сигнала не станет равной нулю.

В процессе хранени  информации конденсатор 1 медленно разр жаетс  через нагрузку - входное сопротивление повторител  11.

Чтобы сохранить величину напр жени , до которой был первоначально зар жен конденсатор 1, блок 13 сравнени  вырабатывает сигнал, открывающий ключ 23,и конденсатор 1 быстро подзар жаетс  от напр жени , подаваемого на конденсатор 1 через элемент 28 и ключ 23 от источника 9.

Подзар д конденсатора 1 продолжаетс  до момента, когда напр жени  на конденсаторах 1 и 2 сравн ютс .

Если по каким-либо причинам напр жение на конденсаторе 2 станет меньше напр жени  на конденсаторе 1, то сигВыборка и запись при вклю ении и поло- 15,16,18,19,20,2 жительиом входном сиг- 22,23, 31 и 32 20, 21, 23, 22, при отрицательном 1 32 входном сигнале 17,15,16,18, Хранение (при вход19 ,23,22,30, ном сигнале, равном нулю) 31 15,16,17,18, Выключение 19,20,21,22, 23 Примечание. ;

Claims (1)

1. Формула изобретени 

   Аналоговое запоминающее устройство , содержащее накопительные элементы , например первый и второй конден;нал с блока ТЗ сравнени  откроет ключ 22 и конденсатор 2 быстро подзар дитс  через элемент 29 от напр жени  источника 9.

   Подзар д конденсатора 2 продолжаетс  до момента сравнени  напр жений на конденсаторах 1 и 2.

   При выключении напр жени  питани  конденсаторы 1 и 2 разр жаютс  до нулевого уровн  соответственно через элементы 31 и 32 (эпюры а,е на фиг.2),

   Устройство, таким образом, обеспечивает выдачу управл ющего сигнала путем сложени  опорного напр жени  с преобразованным входным сигналом, что значительно повышает его точность. Кроме того, повышаетс  безопасность при ремонтных работах за счет разр да конденсаторов при выключении устройства .

   саторы, одни из обкладок которых соединены с первыми выводами элементов разр да и с шиной нулевого потенциала , друга  обкладка первого конденсатора соединена с входом повторител  1. Uog- величина опорного напр жени  9. 2, t, ti tj моменты времени, причем k « 0,1,2,3. {} k + X, где X - целое мисло ( х 0) или I j + х; j I + у, где у - целое число (у О или j « k + у). 3. «енты времени t и tj наступают после t| s любой последовательности . Цч Ц|Г напр жени , хран щиес  в устройстве к моменты времени t и tj. 1 im Uat,,-.Uon , 17 t . lim U bi -Uni,, t - ti 15, 16. 18, 19 Upn Uni, «„() lira Ujfci, U,n(i) 20, 21 V - tUn (i, Uot.m(,, 31 и 32 Umu i|UTr, напр жени , выход которого  вл етс  выходом устройства, первый блок срав нени , первый и второй ключи, отл чающеес  тем, что, с целью повышени  точности устройства, в него введены последовательно соединенные преобразователь напр жение-напр  жение, интегратор, сумматор, третий ключ,источник опорного напр жени , инвертор, четвертый, п тый, шестой, седьмой, восьмой и дев тый ключи, разделительные элементы, второй блок сравнени , последовательно соединенные элемент ИЛИ, формирователь импульсов и триггер, причем вход преоб разовател  напр жение-напр жение  вл етс  . входом устройства, вЫход преобразовател  напр жение-напр жение дополнительно соединен соответственно через первый и второй разделитель ные элементы с первым входом элемента ИЛИ и с входом инвертора, выход которого соединен с вторым входом элемента ИЛИ и с первыми входами пер вого и второго ключей, выходы которы соединены с входами первого блока сравнени , выход первого блока сравнени  соединен с первыми входами чет вертого и п того ключей, выходы которых соединены с шиной нулевого потенциала , выход третьего ключа соеди нен через третий разделительный элемент с вторым входом второго ключа и через четвертый разделительный эле мент с вторым входом первого ключа и с входом повторител  напр жени , второй вход третьего ключа соединен с выходом элемента ИЛИ, второй вход четвертого ключа соединен с вторым выводом первого элемента разр да, с другой обкладкой первого конденсатора , с первым входом шестого ключа и через п тый разделительный элемент с выходом дев того ключа, первый вход ;которого соединен с первым входом ;восьмого ключа и с первым выходом ис|точника опорного напр жени , второй выход которого соединен с вторым входом сумматора, второй вход дев того ключа соединен с первым выходом второго блока сравнени , входы которого соединены соответственно с выходами шестого и седьмого ключей, второй вывод второго элемента разр да соединен с вторым входом п того ключаре другой обкладкой второго конденсатора и с первым входом седьмого ключа,и через шестой разделительный элемент с выходом восьмого ключа, второй вход которого соединен с вторым выходом второго блока сравнени , выход триггера соединен с вторыми входами шестого и седьмого ключей, выход третьего ключа соединен через седьмой разделительный элемент с вторым входом п того ключа, третьи выводы первого и второго элементов разр да соединены с первым выходом источника опорного напр жени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 589622, кл, G 11 С 27/00, 1977. 2,Авторское свидетельство СССР № , кл. q 11 С 27/00, 1973 (прототип.

   «;

   s

   т Ш