SU984021A1 - Divider - Google Patents
Divider Download PDFInfo
- Publication number
- SU984021A1 SU984021A1 SU813319850A SU3319850A SU984021A1 SU 984021 A1 SU984021 A1 SU 984021A1 SU 813319850 A SU813319850 A SU 813319850A SU 3319850 A SU3319850 A SU 3319850A SU 984021 A1 SU984021 A1 SU 984021A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- group
- triggers
- trigger
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относится к импульсной технике и предназначено для ис- пользования в· устройствах обработки число-импульсной информации.The invention relates to pulsed technology and is intended for use in · devices for processing number-pulse information.
Известно устройство для деления, содержащее последовательно включенные множительно-делительный блок, первый амплитудно-временной стандартизатор, интегратор, управляемый генератор, реверсивный счетчик, цифро-аналоговый преобразователь и ключ, выход которого подключен к неинвертирующему входу интегратора, а управляющий вход - к выходу второго ампли тудн о-в реме иного ст андарт из атора С1]· 'A device for dividing, comprising sequentially connected multiplier and dividing unit, a first amplitude-time standardizer, integrator, controlled generator, reversible counter, digital-to-analog converter and a key, the output of which is connected to a non-inverting input of the integrator, and the control input to the output of the second amplitude tudn island in the rem of another standard from ator С 1 ] · '
Недостатком известного устройства является низкое быстродействие. Наиболее близким по технической сущности к предлагаемому является устройство, содержащее блок вычитания, первую и вторую группу триггеров, группу импульсно-потенциальных элементов И, элемент ИЛИ, выход которого подключен ко входу блока вычитания, а входы - к выходам импульсно-потенциальных элементов И, управляющие входы которых соединены с прямыми выходами, первой группы триггеров, а сигнальные входы - с прямы ми выходами второй группы триггеров f2j. .A disadvantage of the known device is the low speed. The closest in technical essence to the proposed one is a device containing a subtraction unit, a first and second group of triggers, a group of pulse-potential elements AND, an OR element, the output of which is connected to the input of the subtraction unit, and the inputs - to the outputs of the pulse-potential elements And, controlling the inputs of which are connected to the direct outputs of the first group of triggers, and the signal inputs are connected to the direct outputs of the second group of triggers f2j. .
Недостатком известного устройства - является малый диапазон изменения значений делителя,.при которых выполняется операция, деления.A disadvantage of the known device is the small range of variation of the values of the divider, at which the operation is performed, division.
Цель изобретения - расширение функциональных возможностей устрой.θ ства за счет увеличения диапазона возможных значений делителя, при которых выполняется операция деления.The purpose of the invention is the expansion of the functional capabilities of the device by increasing the range of possible values of the divider at which the division operation is performed.
Поставленная цель достигается тем, что в устройство, содержащее блок вычитания, первую и вторую труп 15 Пу триггеров, группу импульсно-потен циальных элементов И, элемент ИЛИ, выход которого подключен к входу блока вычитания, а входы - к выходам импульсно-потенциальных элементов И, управляющие входы которых соединены с прямыми выходами первой группы триггеров, а сигнальные входы - с прямыми выходами второй группы триггеров , введены двухвходовые элемен25 ты И, трехвходовые элементы И, суммирующий счетчик и дополнительные элементы ИЛИ, причем инверсный выход каждого триггера первой группы триггеров, кроме.триггера младшего 30 разряда, подключен к первому-*входу соответствующего двухвходового элемента И, второй вход каждого из которых подключен к выходу предыдущего двухвходового элемента И и к первому входу соответствующего трехвходового элемента И, второй вход 5 каждого из которых подключен к прямому выходу соответствующего триггера первой группы триггеров, а третий вход каждого трехвходового элемента И соединен с выходом блока вычитаг 10 ния, причем второй вход первого двухвходового элемента И и первый вход первого трехвходового элемента И подключены к шине логической единицы, а выход первого трехвходового 15 элемента И подключен к входу триггера младшего разряда второй группы триггеров, при этом выход каждого из остальных трехвходовых элементов И соединен с первым входом соответ- 20 ствующего дополнительного элемента ИЛИ, к второму входу каждого .из которых подключен прямой выход триггера предыдущего разряда второй группы триггеров, а выход каждого допол- 25 нительногб элемента ИЛИ - к входу триггера последующего разряда, причем выход последнего дополнительного элемента ИЛИ подключен к входу суммирующего счетчика.This goal is achieved by the fact that in the device containing the subtraction unit, the first and second corpse 15 P at the triggers, a group of pulse-potential elements AND, an OR element, the output of which is connected to the input of the subtraction unit, and the inputs - to the outputs of the pulse-potential elements And, the control inputs of which are connected to the direct outputs of the first group of triggers, and the signal inputs are connected to the direct outputs of the second group of triggers, two-input elements And, three-input elements And, a totalizing counter and additional OR elements are introduced, and the inverse output of each trigger of the first group of triggers, except for the trigger of the lower 30th category, is connected to the first - * input of the corresponding two-input element And, the second input of each of which is connected to the output of the previous two-input element And and to the first input of the corresponding three-input element And, the second input 5 each of which is connected to the direct output of the corresponding trigger of the first group of triggers, and the third input of each three-input element And is connected to the output of the subtraction unit 10, and the second input of the first two of the input element And and the first input of the first three-input element And are connected to the logical unit bus, and the output of the first three-input 15 element And is connected to the input of the lower-order trigger of the second group of triggers, while the output of each of the other three-input elements And is connected to the first input of the corresponding 20 an additional OR element, to the second input of each of which a direct output of the trigger of the previous discharge of the second group of triggers is connected, and the output of each additional 25 OR element is connected to the input of the trigger after uyuschego discharge, the output of the last additional OR gate connected to the input of the summing counter.
На чертеже представлена схема предлагаемого устройства.The drawing shows a diagram of the proposed device.
Устройство для деления содержит· первую группу триггеров.1, или регистр управляющего кода, двухвходо- 35 вые элементы И 2-1, ,,,. 2-р, трехвходовые элементы И 3-1, ..., 3-(р+1), вторую группу триггеров 5-1, ...» 5-р, элементы ИЛИ 6-1, ..., б-р, суммирующий счетчик 7, группу 8 им- 40 пульсно-потенциальных элементов И с элементом 9 ИЛИ на выходе и блок 10 вычитания.The device for dividing contains the first group of triggers. 1, or the register of the control code, two-input elements 35 And 2-1, ,,,. 2-p, three-input elements AND 3-1, ..., 3- (p + 1), the second group of triggers 5-1, ... ”5-p, elements OR 6-1, ..., b- p, totalizing counter 7, group 8 of pulse-potential elements 40 AND with element 9 OR at the output and block 10 subtraction.
Устройство работает следующим образом. 45The device operates as follows. 45
Перед началом работы в регистре 1 хранится двоичный код делителя тригге..., Ь-р.и счетчика 7Before starting work, register 1 stores the binary code of the trigger divider ..., b-r, and counter 7
Р ; Z’.X 2 ι-.ο а триггеры 5-1, ры суммирующего ся в нулевом состоянии.R ; Z’.X 2 ι-.ο and the triggers are 5-1, which sums up in the ground state.
Пусть на первый вход блока 10 вы- 55 читания поступают импульсы дёлимого х Если значения делителя находят-, ся в области Z=[2p, 2^^-1^, то триггер самого старшего разряда Ьр 2' регистра 1 находится в единичном 60 состоянии, следовательно, открыт только элемент И 3-1 и импульсы с выхода блока 10 вычитания поступают на вход триггера 5-1. В этом случае предлагаемое устройство работает 65 как известное, т.е. воспроизводится зависимость где П = 2р.Suppose that the pulses of dividable x are supplied to the first input of reading block 10. If the divisor values are in the region Z = [2 p , 2 ^^ - 1 ^, then the trigger of the most significant bit L p 2 'of register 1 is in the unit 60 state, therefore, only the element And 3-1 is open and the pulses from the output of the subtraction unit 10 are fed to the input of the trigger 5-1. In this case, the proposed device operates 65 as known, i.e. the dependence is reproduced where P = 2p.
Если же значения делителя находятся в области Z=|2P~ , 2p-lj, то импульсы выхода одного только открытого элемента И 3-2 через элемент ИЛИ 6-1 поступают на вход триггера 5-2.If the values of the divider are in the region Z = | 2P ~, 2 p -lj, then the output pulses of only the open AND 3-2 element through the OR 6-1 element go to the input of trigger 5-2.
Следовательно, во второй группе триггеров, начиная с триггера 5-2, и в суммирующем счетчике 7 хранится значение кода, равное:Therefore, in the second group of triggers, starting from trigger 5-2, and in the totalizing counter 7, the code value is stored equal to:
При значениях делителя, находящихся в области Z = |2P_a, 2P'1-1J, открыт элемент И 3-3 и код результата, равныйWhen the values of the divider are in the region Z = | 2P _a , 2P ' 1 -1J, the And 3-3 element is opened and the result code equal to
хранится во второй группе триггеров, начиная с триггера 5-3, и в суммирующем счетчике 7;stored in the second group of triggers, starting from trigger 5-3, and in the totalizing counter 7;
При других значениях делителя работа устройства протекает аналогично.With other values of the divider, the operation of the device proceeds similarly.
Если Z=l, то импульсы делимого х с выхода блока 10 вычитания через открытый элемент И 3-(р+1)( и элемент ИЛИ 6-р поступают прямо на вход суммирующего счетчика 7, а в последнем фиксируется результат операции деления .If Z = l, then the pulses of the dividend x from the output of the subtraction unit 10 through the open element AND 3- (p + 1) ( and the element OR 6-p go directly to the input of the summing counter 7, and the result of the division operation is recorded in the latter.
(5)(5)
Отсюда следует, что если возможные значения делителя лежат в области Ζ={1, 2*** -lj, то число разрядов Ργ суммирующего счетчика 7 необходимо выбирать таким, чтобыIt follows that if the possible values of the divisor lie in the region Ζ = {1, 2 *** -lj, then the number of bits Ργ of the totalizing counter 7 must be chosen so that
2Р* 7/ х. (6)2 P * 7 / h. (6)
Таким образом, введение в предлагаемое устройство новых элементов и связей между ними позволяет увеличить диапазон возможных значений делителя от Z=j2p, 2Р*1-1У} в известном устройстве, который принят в качестве базового объекта, до Z=jl, .2^-13, что дает возможность сэкономить значительное количество оборудования по сравнению с базовым объектом.Thus, the introduction into the proposed device of new elements and the relationships between them allows you to increase the range of possible values of the divider from Z = j2 p , 2P * 1 -1 Y } in the known device, which is adopted as the base object, to Z = jl, .2 ^ -13, which makes it possible to save a significant amount of equipment compared to the base facility.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813319850A SU984021A1 (en) | 1981-07-20 | 1981-07-20 | Divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813319850A SU984021A1 (en) | 1981-07-20 | 1981-07-20 | Divider |
Publications (1)
Publication Number | Publication Date |
---|---|
SU984021A1 true SU984021A1 (en) | 1982-12-23 |
Family
ID=20970024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813319850A SU984021A1 (en) | 1981-07-20 | 1981-07-20 | Divider |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU984021A1 (en) |
-
1981
- 1981-07-20 SU SU813319850A patent/SU984021A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3739374A (en) | Digital sweep generator for generating analog signals | |
US3967097A (en) | Vehicle fuel economy calculator and indicator | |
US3548328A (en) | Digital fm discriminator | |
SU984021A1 (en) | Divider | |
GB1370981A (en) | Digital electric calculator | |
US3729623A (en) | Method for the selective multiplication and division of a pulse train and a multiply/divide circuit therefor | |
GB945773A (en) | Variable increment computer | |
GB902030A (en) | Variable exponent computer | |
SU894720A1 (en) | Function computing device | |
SU732837A1 (en) | Digital hyperbolic function generator | |
SU542338A1 (en) | Periodic pulse frequency multiplier | |
SU660231A1 (en) | Converter of the ratio of two frequencies into code | |
SU1259256A1 (en) | Calculating device | |
SU399865A1 (en) | FREQUENCY-PULSE FUNCTIONAL CONVERTER | |
SU815726A1 (en) | Digital integrator | |
SU807285A1 (en) | Function converter of pulse number into digital code | |
SU600575A2 (en) | Logarithming device | |
SU957218A1 (en) | Function converter | |
SU1019466A1 (en) | Device for function generating of frequency signals | |
Pieper | Missile Systems Maintenance Specialist (AFSC 41150B) | |
SU503238A1 (en) | Frequency multiplier | |
SU1019457A1 (en) | Digital function generator | |
RU2010307C1 (en) | Orthogonal signal generator | |
SU590736A1 (en) | Multiplier-divider | |
SU493916A1 (en) | Functional frequency converter to code |