SU980162A1

SU980162A1 - Logic cell for associative storage

Info

Publication number: SU980162A1
Application number: SU813299787A
Authority: SU
Inventors: Валерий Михайлович Трусфус; Роберт Рамазанович Бикмухаметов
Original assignee: Казанский Ордена Трудового Красного Знамени Авиационный Институт Им.А.Н.Туполева
Priority date: 1981-06-15
Filing date: 1981-06-15
Publication date: 1982-12-07

Description

: Изобретение относитс к запоминающим устройствам и может быть использовано при ассоциативной обработке информации в р де задач физики и радиолокации , например, п1ж цифровой обработке радиолокационной информации, . в качестве чейки дл обрабо гки разр дных слоев ассоциативного запоминающего устройства (АЗУ): The invention relates to storage devices and can be used in associative information processing in a number of physics and radar tasks, for example, digital radar information processing,. as a cell for the processing of the associative storage device (ABC) bit layers

Известна логическа чейка, содержаща элементы И, ИЛИ триггеры ЗД A known logical cell containing AND, OR triggers is ZD.

Недостатком этой чейки вл ютс большие аппаратурные затраты.The disadvantage of this cell is the high hardware costs.

Наиболее близкой по технической сущности к предлагаемой вл етс логическа чейка дл АЗУ, содержаща группу элементов И, блок местного управлени , регистр результата поиска, , содержащий п ть триггеров, и блок вывода результата поиска 2 .The closest in technical essence to the present invention is a logical cell for a CAM, containing a group of elements AND, a local control unit, a register of the search result, containing five triggers, and a block for outputting the search result 2.

Недостатком этой чейки вл етс большое количество оборудовани и пониженное быстродействие при поиске признаков, ближайших по значению ко входному признаку, включа признаки, равные входному.The disadvantage of this cell is a large amount of equipment and reduced speed when searching for signs that are closest in value to the input feature, including features that are equal to the input feature.

Цель изобретени - упрощение логической чейки дл ассоциативного запоминающего устройства и повышение, ее быстроде рстви при поиске п изнаков , ближайших по значению или равных входному признаку.The purpose of the invention is to simplify the logical cell for an associative memory device and increase its speed when searching for and closest in value to or equal to the input feature.

Поставленна цель достигаетс тем, что в логическую чейку дл ассоидаативного запоминающего устройства/ содержащую триггеры, элементы И-НЕ и числовые шины, введены элементы НЕ, элементы И и элементы ИЛИ, причем первые входы первого, второго и The goal is achieved in that a logical cell for an assotative memory device / containing triggers, AND-NOT elements and word lines, NOT elements, AND elements and OR elements, with the first inputs of the first, second and

10 третьего элементов И, первого элемента ИЛИ. и первого элемента И-НЕ объединены и вл ютс первым входом чей-ки , первые входы четвертого, п того и шестого элементов И, второго эле15 мента ИЛИ и второго элемента И-НЕ объединены и вл ютс вторым входом чейки, первые входы седьмого и восьмого элементов И и третьего элемента И-НЕ объединены и . вл ютс третьим 10 of the third elements AND, the first element OR. and the first element AND is NOT combined and is the first input of the cell, the first inputs of the fourth, fifth and sixth elements are AND, the second element OR and the second element AND are NOT combined and are the second input of the cell, the first inputs of the seventh and eighth elements of AND and the third element of AND is NOT combined and. are third

20 входом чейки, перва числова шина соединена с выходами первого и второго элементов И-НЕ, с вторыми входами третьего и шестого элементов И и входом первого элемента НЕ выход 20 input cell, the first numeric bus connected to the outputs of the first and second elements AND-NOT, with the second inputs of the third and sixth elements And the input of the first element is NOT output

25 которого подключен к вторым входам первого и второго элементов ИЛИ и первым:вход9м дев того, дес того и одиннадцатого элементов И, втора числова шина соединена с выходом 25 of which is connected to the second inputs of the first and second elements OR, and the first: the input 9m of the ninth, tenth and eleventh elements AND, the second numeric bus is connected to the output

30 третьего элемента И-НЕ, с третьими входами третьего и шестого элементов И и входом второго элемента НЕ, выход которого подключен к второму входу седьмого и первому входу двенадцатого элементов И, первый выход первого триггера подключен к второму Ъходу первого элемента И-НЕ, первому Ьходу третьего элемента ИЛИ и втором входу п того элемента И, выход которого соединен с первыми входами четвертого и. петого элементов ИЛИ и вто рым входом дЪс того элемента И, второй выход первого триггера подключен к второму входу второго и четвертому входу шестого элементов И, первый выход второго триггера подключен к второму входу второго элемента И-НЕ, к вторым входам первого элемента И и третьего элемента ИЛИ,- второй выход второго триггера соединен с четвертым входом третьего и вторым входом четвертого элементов И, первый выход третьего триггера подключен к первым входам тринадцатого и четырнадцатого элементов И, а второй выход вл етс выходом чейки и соединен с третьими входами .первого и второго и вторым входом третьего элементов И-НЕ, выход первого элемен та И соединен с вторыми входами четвертого и п того элементов ИЛИ и дев того элемента И, выход второго эле мента И подключён к третьему входу четвертого и первому входу шестого элементов ИЛИ, выход четвертого элемента И соединен с четвертым входом четвертого и первым входом восьмого элементов ИЛИ, выход седьмого элемен т& И соединен с третьими .входами первого и второго элементов ИЛИ/ выходы третьего, шестого, восьмого, дев того, дес того, одиннадцатого, двенадцатого, тринадцатого и четырнадцатого элементов И соединены соот ветственно с первым и BTOptJM входами дев того, третьим входом п того, с вторыми входами восьмого и шестого, первым и вторым входами седьмого, и третьими входами восьмого и шестого элементов ИЛИ, выходы элементов ИЛИ с первого по п тый соединены соответственно с вторыми входами тринадцатого , четырнадцатого, восьмого двенадцатого и одиннадцатого элементов И, первые входы первого, второго и третьего триггеров соединены со ответственно с выходами восьмого,шес того и седьмого элементов ИЛИ, а вто рые входы объединены и вл ютс четвертым входом чейки, третьи входы первого и второго триггеров объедине ны и вл ютс п тым входом чейки, который соединен с третьим входом дев того элемента ИЛИ эыход которого подкл чен к третьему входу третьего триггера На фиг; 1 изображена функциональна схема логической чейки дл АЗУ/ на фиг. 2.- графа; состо ний этой чейки . , В логической чейке дл ассоциативного запоминающего устройства,содержащего регистр входного признака у, п запоминающих .регистров дл записи чисел х {I Ип) и п логических чеек, осуществл етс сравнение Х|- с у с целью определени числа с минимальным значением модул разности этих чисел; Сравнение производитс поразр дно-последовательно, начи ,на со старших разр дов. Результата сравнени каждого разр да (текущее ,. соотношение чисел с точностью до рассматриваемого разр да) фиксируютс в логической чейке. При сравнении учитываютс соотношение цифр В текущем разр де и результат сравнени в старших разр дах. Примем, что Xj и у - правоустановленные целые положительные числа: X - Х f t , , fXj ,..,, у у , . . , У ,...,Ут, где xj , yj - двоичные разр ды; j - номер разр да, (j 1-m), Совокупности старших разр дов и у до j-ro разр да включительно обозначим через рассматрива их как целые положительные чи.сла. В процессе пора зр дного сравнени в логических чейках определ ютс по характеру первого (старшего) неравенства цифр Xj и у, числа, большие меньшие или равные у с точностью до рассматриваемого разр да. На каждом шаге сравнени дл всех определ ютс значени модул разности х - у с точностью до рассматриваемого разр да Calj / С, которые корректируютс путем сдвига начала шкалы отсчета таким образом, чтобы наименьшее из них равн лось нулю. Здесь С - вёЯйчина сдвига начала шкалы отсчета за счет коррекции у в старших разр дах. После выполнени m шагов сравнени искомые числа определ ютс по нулевому значению скорректированной разности. Если У1 г в чейке обработки разр дных слоев определ етс значение Ь U rtyJi т° teli-l ild-c. Учитыва ,--что tZJj . j , получаем дл у )-с- l xaKWs-rC/2 )5Cii-yi 2d j.,Q где 0. к -у:, d-ij.- скорректированное значение D jАналогично дл х у получаем ( 1л 2d..-Q. Окончательно получаем .-v Q, если хЛ i-i Mi-i-, .-Q,ecAvi x - j., 0 + |Q/,,,, О, если Xj i{VXjiij, Ql -1,если 1 , -,ейм SiTr-l i Как следует из (1), дл наименьш го значени скорректированной величины в предыдущем разр де, т.е. дл О, Ogj мен етс в пределах - 1, О, 1. По этим значени м коррек тируютс все значени ,T.e. d,7 D;.j -Dp,j. Дл передачи значений Кор рекции используютс две числовые ши ны А и В . При этом А 1, если имеетс хрт бы одно - 1; В 1, если имеетс хот бы одно DKJ 0. Если А О и В О, то это означает что дл всех . О, t. Из сказанного следует, что ft-VlD j -1)Y(.,-OK(tx, i ylj-i ).,-Mi.,)6iO)j (D j 0 -NU;i-i-0) логической чейке достаточно фиксировать лишь три значени , iu именно: d,j О, 1 и : 2, так как, в соответствии с (), если dej 2, то и при рассмотрении всех более младших разр дов.х, начина с (j+1)-ro разр да, будет 2, у (J+1)fm. Таким образом, после выполнени шагов сравнени , число, ближайЬюе или равное входному признаку, опред л етс по условию «1 nj Ячейка содержит триггеры 1-3,обр зующие регистр 4 результата поиска, элементы И-НЕ 5-7, числовые шины 8 и 9, первый элемент НЕ 10, имеющий выход 11, второй элемент НЕ 12, эле менты И 13-26, элементы ИЛИ 27-35, первый 36, второй 37 и третий 38 вх ды чейки, выход 39 чейки, первые выхода 40-42 триггеров, 1-3 соответ ственно, вторые выходы 43 и 44 триг геров 1 и 2 соответственно,, первые входы 45-47, вторые входы 48-50 и третьи входы 51-53 триггеров 1-3 со ответственно, четвертый 54 и п тый .55 входы чейки. Ячейка работает следующим образо Производитс установка в нулевое состо ние триггеров 1-3 (фиг. 1) по дачей сигнала на вход 55 чейки. В процессе поиска- на каждом шаге срав нени на входы 36-38 чейки поступа ют соответственно сигналы |UJ P-j При этом чейка может находитьс в одном из 6 возможных состо ний где а - начальное состо ние, указа ных на графе состо ний чейки фиг4 Здесь ,2 сигналы перехода, начальное состо ние а соответствует значени м О и .,( Lvli-v.T соответствует значении ly3i-t f м d/j. О J-l dijvv 1 и cy3j. . ., 0 и txOj-, ylj.,. cd ij 1 2. Выход из состо ни ag осуществл етс при по влении cHrnajia первого поразр дного неравенства mj или 8;. В обоих случа х 1. Отметим, что пока среди чисел xj имеетс хот бы один, равный у с точностью до J-ro разр да, дл всех . ylj Поэтому при по влении сигнала первого поразр дного неравенства не может (А 0), и чейка перебыть О ходит в состо ние а. или а при этом В О, или а или а, В 1. Отсюда С., 8:: в; С, ( В; Г л ХП П.- Я1.- -О 1, в, С состо нии если |ljj; если Pj если Sj При 3foM если А О и В О, то Ъц -{ Q, Если А О и В 1, то dij - Oii 01/1. ,Е:СЛИ l, то независимо от значени В d ОУ1У2. ABSj V В результате Cj Cj, . В состо нии ajr 1,если fUji 2,если Pj 3,если Si В О, этом, если А О Если А О (J М . Если и В 1, то А 1, то независимо от значени В dM 2. Таким образом, С ABfU;, А V AB( ) А & V AY В. X X Анало гично можно показать, что С„ SBSi , (i( ,- . Каждое из шести состо ний чейки кодируетс определенным набором состо ний триггеров 1-3, состо ние а кодируетс набором (О, О, О) , а набором Uf О, 0), а - набором U О, 1), ад -,набором (О, 1, О), а4 набором (о; 1, 1), aj - набором (1, 1, 1). Отсюда следует, в частности , что выполнение услови кодируетс нулевым состо нием третьего триггера 3. После выполнени m шагов сравнени сигнал на этом выходе 39 чейки означает, что О т .е. рассматриваемое число Х| вл етс ближайшим по значению или равным.у. Технико-экономическое преимущество предлагаемой чейкизаключаетс в меньшем количестве оборудовани и более высоком быстродействии по сравнению с протётипом. Вместо восьм межчисловых шин используютс две шины f количество триггеров и входов логических элементов сокращено в If раза. .Поиск числа, ближайшего по значению или равного у, выполн ет с путем однократного опроса регистра результата поиска Б прототипе за два .такта опроса. изобретенн Логическа чейка дл ассоциативного запоминающего устройства, содержаща триггеры, элементы И-НЕ и «числовые шины, отличающа с тем, что, с целью упрощени и повБПиеии быстродействи чейки, -в нее введены элементы НЕ, элементы И и элементы ИЛИ, причем первые входы первого., второго и третьего элементов И, первого элемента ИЛИ и первого элемента И-НЕ обт единенн и вл ютс первым входом чейки, первые входы четвертого, п того и шестого элементов И, второго элемента ИЛИ и второго элемента И-НЕ объединены и йвл ютс вторым входом чейки, первые входы седьмого и восьмого эле:ментов И и третьего элемента И-НЕ .объединены и вл ютс третьим входом . чейкиj перва числова шина соедин на с выходами первого и второго .элементов , с вторглми. входами треть го и шестого элементов И и входом , первого элемента НЕ, выход которого подключен к вторым входам первого и второго элементов ИЛИ и первым входа дев того, дес того и одиннадцатого, элементов И, втора числова шина соединена с выходом третьего элемента И-НЕ с третьими входами.третьего и шестого элементов И и входом второ го элемента НЕ, выход которого подключен к второму входу седьмого и пе воглу входу двенадцатого элементов И первый выход первого триггера подклю чен к второму входу первого элемент И-НЕ, первому вхо,ду третьего элемен та ИЛИ и второму входу п того элеме та И, выход которого соединен с пер выми входами четвертого и п того элементов- ИЛИ и вторым входом дес т го элемента И, второй выход первого .тригугера подключен к второму входу . второго и четвертному входу шестого элементов И,, первый выход второго триггера подключен к второму входу второго элемента И-НЕ, к вторым входам первого элемента И и -третьего элемента ИЛИ, второй выход второго триггера соединен с четвертым входом третьего и вторым входом четвертого элементов И, первый выход третьего триггера подключен к первым входам ; тринадцатого и четырнадцатого элементов И, а второй выход вл етс выходом чейки и соединены с третьими входами первого и -второго и вторым входом третьего элементов И-НЕ, выход , первого элемента И соединен с вторыми входами четвертого и п того элементов ИЛИ и дев того элементаИ, выход второго элемента И под слючен к третьему входу четбертого и первому входу шестого элементов ИЛИ, выход четвертого элемента И соединен с четвертым входом четвертого и первым входом-ВОСЬМОГО: элементов ИЛИ, выход седьмого элемента И соединен с третьими входами первого и второго элементов ИЛИ, выходы третьего, шестого , восьмого, дев того, дес того, одиннадцатого, двенадцатого, тринадцатого и четырнадцатого элементов И соединены соответственно с первым и вторым входами дев того, третьим входом п того, с вторыми входами восьмого и шестого, первым и вторым входами седьмого, и.третьими входами восьмого и шестого элементов ИЛИ, выходы элементов ИЛИ с первого по п тый соединены соответственно с вторыми входами тринадцатого, четьгрнадцатого , восьмого, двенадцатого и одиннсшцатого элементов И, первые входы первого, второго и третьего триггеров соединены соответственно с выходами восьмого,.шестого и седьмого элементов ИЛИ, а вторые входы объединены и вл ютс четвертым входом чейки, третий вход первого и второго триггеров объединены и вл ютс п тым входом чейки, который соединен с третьим входом дев того элемента ИЛИ, выход которого подклю : чен к третьему входу третьего триггера . . Источники информации, при-н тые во внимание при экспертизе 1.Авторское свидетельство СССР № 332502, кл. G 11 С 15/00, 1970. 2.Авторское свидетельство СССР № 780043, кл, G 11 С 15/00, 1980 ( прототип).30 of the third element NAND, with the third inputs of the third and sixth elements AND and the input of the second element NOT, the output of which is connected to the second input of the seventh and first input of the twelfth elements AND, the first output of the first trigger is connected to the second input of the first element NAND, the first To the input of the third element OR and the second input of the fifth element AND, the output of which is connected to the first inputs of the fourth and. the second OR input and the second input of the DSC of that element, the second output of the first trigger is connected to the second input of the second and fourth input of the sixth AND input, the first output of the second trigger is connected to the second input of the second AND input, and the third element OR, the second output of the second trigger is connected to the fourth input of the third and second input of the fourth AND elements, the first output of the third trigger is connected to the first inputs of the thirteenth and fourteenth elements AND, and the second output is output cells and is connected to the third inputs of the first and second and second inputs of the third AND-NOT element, the output of the first AND element is connected to the second inputs of the fourth and fifth OR elements and the ninth AND element, the output of the second And element is connected to the third input of the fourth and the first input of the sixth OR element, the output of the fourth element AND is connected to the fourth input of the fourth and the first input of the eighth element OR, the output of the seventh element & And it is connected to the third inputs of the first and second elements OR / outputs of the third, sixth, eighth, ninth, tenth, eleventh, twelfth, thirteenth and fourteenth elements I are connected respectively to the first and BTOptJM inputs of the ninth, third input of the fifth, with the second inputs of the eighth and sixth, the first and second inputs of the seventh, and the third inputs of the eighth and sixth elements OR, the outputs of the elements OR from the first to the fifth are connected respectively to the second inputs of the thirteenth, fourteenth, eighth, twelfth and one The twentieth elements And, the first inputs of the first, second and third triggers are connected respectively with the outputs of the eighth, sixth and seventh elements OR, and the second inputs are combined and are the fourth input of the cell, the third inputs of the first and second triggers are combined and are the second input of the cell, which is connected to the third input of the ninth element OR whose output is connected to the third input of the third flip-flop; FIG. 1 is a functional block diagram of a logic cell for a CAM / FIG. 2.- graph; states of this cell. In a logical cell for an associative memory device containing the input characteristic register y, n memory registers to record the numbers x (I) and the logical cells, X is compared with the minimum difference modulus of these numbers; Comparison is performed bit by bit sequentially, starting with the highest bits. The result of the comparison of each bit (the current, the ratio of the numbers up to the bit in question) is recorded in a logical cell. The comparison takes into account the ratio of digits in the current bit and the result of the comparison in higher digits. Let us assume that Xj and y are right-established positive integers: X - X f t,, fXj, .., y,. . , Y, ..., Um, where xj, yj are binary bits; j is the number of the bit, (j 1-m), the sets of the highest bits and y to the j-ro bit inclusive are denoted by considering them as positive integer numbers. In the process of the time of comparison comparison, in logical cells are determined by the nature of the first (senior) inequality of the numbers Xj and y, numbers greater than or equal to y up to the considered bit. At each comparison step, for all, the values of the modulus of the difference x - y are determined to within the considered discharge Calj / C, which are corrected by shifting the beginning of the reference scale so that the smallest of them is zero. Here C is the value of the shift of the beginning of the reference scale due to the correction of y in the higher bits. After performing m comparison steps, the required numbers are determined from the zero value of the corrected difference. If U1 g in the cell of processing bit layers is determined by the value of B U rtyJi t ° teli-l ild-c. Taking into account - that tZJj. j, we get for y) -c- l xaKWs-rC / 2) 5Cii-yi 2d j., Q where 0. to -y: d-ij.- corrected value D jAnalogously for x, we get (1l 2d .. -Q. Finally we get. -V Q if hL ii Mi-i-,.-Q, ecAvi x - j., 0 + | Q / ,,,, О, if Xj i {VXjiij, Ql -1, if 1, -, nem SiTr-l i As follows from (1), for the smallest value of the corrected value in the previous discharge, i.e., for O, Ogj varies between - 1, O, 1. For these values all values are corrected, Te d, 7 D; .j-Dp, j. To transmit the Correction values, two numeric buses A and B are used. At that, A 1, if there is an xrt one, 1; B 1, if there are at least one DKJ 0. If AO and BO, then this means that for all .O, t. From the above it follows that ft-VlD j -1) Y (., - OK (tx, i ylj-i)., -Mi.,) 6iO) j (D j 0 -NU; ii-0) it is enough for a logical cell to fix only three values, iu namely: d, j О, 1 and: 2, since, according to (), if dej 2, then, when considering all the lower-order bits, starting with (j + 1) -ro bit, it will be 2, y (J + 1) fm. Thus, after completing the comparison steps, the number, which is closest to or equal to the input feature, is determined by the condition "1 nj The cell contains triggers 1-3, surrounding the search result register 4, AND-NOT elements 5-7, numeric tires 8 and 9, the first element is NOT 10, having an output of 11, the second element is NOT 12, the elements are AND 13-26, the elements are OR 27-35, the first is 36, the second is 37, and the third is 38 inputs of the cell, the output is 39 cells, the first is output 40-42 triggers, 1-3, respectively, second outputs 43 and 44 triggers 1 and 2, respectively, the first inputs 45-47, the second inputs 48-50 and the third inputs 51-53 triggers 1-3 with the answer venno, fourth 54 and fifth inputs .55 cell. The cell works as follows. The triggers 1–3 (FIG. 1) are set to the zero state by giving a signal to the input 55 of the cell. In the process of searching for each step of comparison with the inputs 36-38, the cells receive the signals | UJ Pj, respectively. The cell can be in one of 6 possible states, where a is the initial state indicated on the state graph of the cell of FIG. 4 Here , 2 transition signals, the initial state a corresponds to the values of O and., (Lvli-vT corresponds to the values of ly3i-t f m d / j. About Jl dijvv 1 and cy3j.., 0 and txOj-, ylj.,. cd ij 1 2. The exit from the state ag is carried out when cHrnajia appears of the first bitwise inequality mj or 8; in both cases x 1. Note that so far among the numbers xj there is at least one equal to y with accuracy up to J-ro of the discharge for all. ylj Therefore, when a signal of the first bit inequality appears, it cannot (A 0), and the cell does not have O to go to state a. B O, or a or a, B 1. Hence S., 8 :: c; C, (B; Ch CP P. -Ya1. -O 1, c, C state if | ljj; if Pj if Sj At 3foM if A O and B O, then bc is {Q, If A is C and B 1, then dij is Oii 01/1. , E: lus l, regardless of the value of B d OU1U2. ABSj V As a result, Cj Cj,. In the state ajr 1, if fUji 2, if Pj 3, if Si B O, this, if A O If A O (J M. If and B 1, then A 1, then regardless of the value of B dM 2. Thus , C ABfU ;, A V AB () A & V AY B. XX Similarly, it can be shown that С „SBSi, (i (, -. Each of the six cell states is encoded by a specific set of state of triggers 1-3, state a is encoded with (O, O, O), and with Uf O, 0), and with a set U O, 1), ad - with a set (O, 1, O), a4 with a set (o; 1, 1 ), aj — by dialing (1, 1, 1). This implies, in particular, that the fulfillment of the condition is coded for the zero state of the third trigger 3. After the execution of m Comparison steps at this output 39 of cells means that O. the considered number X | is the closest in value or equal to I. The feasibility of the proposed cell consists in a smaller amount of equipment and a higher speed than in the test. Eight internumber tires use two tires; f the number of triggers and inputs of logic elements is shortened by If times. . Searching for a number that is closest in value or equal to y is performed with a single poll of the search result register B of the prototype for two poll polls. Logic cell invented for an associative memory device containing triggers, NAND elements and "numeric tires", characterized in that, in order to simplify and speed the cell, N elements, AND elements and OR elements are introduced, the first inputs the first., the second and third elements of AND, the first element of OR, and the first element of AND-NON are of the same and are the first input of the cell, the first inputs of the fourth, fifth and sixth elements of AND, the second element of OR, and the second element of NAND are the second inlet th cell, the first inputs of the seventh and eighth elements: And cops and third AND-NO element are .obedineny and third input. The first numerical tire is connected to the outputs of the first and second elements, with vtorglmi. inputs of the third and sixth elements AND and the input of the first element NOT, the output of which is connected to the second inputs of the first and second elements OR and the first input of the ninth, tenth and eleventh, elements AND, the second numeric bus connected to the output of the third element AND NONE with the third inputs of the third and sixth elements AND and the input of the second element NOT, the output of which is connected to the second input of the seventh and the first input of the twelfth element And the first output of the first trigger is connected to the second input of the first AND-NOT element, the first input, the third OR of the elements and that the second input of the fifth element u, whose output is connected to the lane Vym inputs of the fourth and fifth elements-and the second input of OR ten m th element and the second output of the first .trigugera connected to the second input. the second and fourth inputs of the sixth elements AND, the first output of the second trigger is connected to the second input of the second element AND-NOT, to the second inputs of the first element AND and the third element OR, the second output of the second trigger is connected to the fourth input of the third and second inputs of the fourth element AND , the first output of the third trigger is connected to the first inputs; the thirteenth and fourteenth elements AND, and the second output is the output of the cell and connected to the third inputs of the first and second and the second input of the third AND-NOT element, the output of the first AND element connected to the second inputs of the fourth and fifth OR elements and the ninth element , the output of the second element AND under slyuchen to the third input of the fourth and the first input of the sixth element OR, the output of the fourth element AND is connected to the fourth input of the fourth and the first input of the EIGHT: elements OR, the output of the seventh element And connected to the third input The signals of the first and second elements OR, the outputs of the third, sixth, eighth, ninth, tenth, eleventh, twelfth, thirteenth and fourteenth elements of AND are connected respectively to the first and second inputs of the ninth, the third input of the fifth, to the second inputs of the eighth and sixth , the first and second inputs of the seventh, and third inputs of the eighth and sixth OR elements, the outputs of the OR elements from the first to the fifth, are connected respectively to the second inputs of the thirteenth, fourteenth, eighth, twelfth and one eleventh elements AND, The first inputs of the first, second and third triggers are connected respectively to the outputs of the eighth, sixth and seventh OR elements, and the second inputs are combined and are the fourth input of the cell, the third input of the first and second triggers are combined and are the fifth input of the cell, which is connected to the third input of the nineth element OR, the output of which is connected to the third input of the third trigger. . Sources of information taken into account in the examination 1. Author's certificate of the USSR No. 332502, cl. G 11 C 15/00, 1970. 2. The author's certificate of the USSR No. 780043, class G 11 C 15/00, 1980 (prototype).

VV

Claims

The claims in

A logical cell for an associative storage device containing triggers, AND elements and numeric buses, characterized in that, in order to simplify and improve the speed of the cell, HE elements, AND elements, and OR elements are introduced into it, and the first inputs of the first, the second and third AND elements, the first OR element and the first AND element are NOT combined and are the first input of the cell, the first inputs of the fourth, fifth and sixth AND elements, the second OR element and. of the second AND-NOT element are combined and are the second input of the cell, the first inputs of the seventh and eighth AND elements and of the third AND-element (combined and are the third input of the cell), the first numerical bus is connected to the outputs of the first and second. AND elements NOT, the second, inputs of the third and sixth elements; And the input of the first element NOT, the output of which is connected to the second inputs of the first and second elements OR and the first inputs of the ninth, tenth and eleventh elements. And, the second numerical bus is connected to the output of the third element ha i-n With the third inputs of the third ^f and sixth AND gates and the input of the second element HE, the output of which is connected to the second input of the seventh and the first input of the twelfth AND gates, 45 a first output of the first flip-flop is connected to the second input of the first AND-NO element, to first input of the third OR and the second input of the fifth element AND, whose output is connected to the first inputs of the fourth and fifth elements - OR and the second input of the tenth element AND, the second output of the first trigger is connected to the second input (second and fourth input of the sixth element ,, the first output of the second trigger is connected to the second input of the second AND-NOT element, to the second inputs of the first AND element and the third OR element, the second output of the second trigger is connected to the fourth input of the third and second input of the fourth AND element, the first output of the third trigger is connected to the first the inputs of the thirteenth and fourteenth elements AND, and the second output is the output of the cell and connected to the third inputs of the first and second and second inputs of the third elements AND NOT, the output of the first element and connected to the second inputs of the fourth and p of the first OR element and the ninth element AND, the output of the second AND element is connected to the third input of the fourth and first input of the sixth OR element, the output of the fourth element AND is connected to the fourth input of the fourth and first input of the eighth, OR element, the output of the seventh AND element is connected to the third inputs of the first and second elements OR, outputs of the third, sixth, eighth, ninth, tenth,. the eleventh, twelfth, thirteenth and fourteenth AND elements are connected respectively to the first and second inputs of the ninth, third input of the fifth, with the second inputs of the eighth and sixth, the first and second inputs of the seventh, and the third inputs of the eighth and sixth elements OR, the outputs of the OR elements from the first on the fifth are connected respectively with the second inputs of the thirteenth, fourteenth, eighth, twelfth and eleventh elements And, the first inputs of the first, second and third "triggers are connected respectively ¹ with outputs eight of the sixth, seventh and seventh elements OR, and the second inputs are combined and are the fourth input of the cell, the third input of the first and second triggers are combined and are the fifth input of the cell, which. connected to the third input of the ninth element OR, the output of which is connected to the third input of the third trigger.

USSR certificate 11 С 15/00, 1970.

USSR certificate

11 S 15/00, 1980