SU970381A1 - Устройство дл решени систем алгебраических уравнений - Google Patents
Устройство дл решени систем алгебраических уравнений Download PDFInfo
- Publication number
- SU970381A1 SU970381A1 SU813278112A SU3278112A SU970381A1 SU 970381 A1 SU970381 A1 SU 970381A1 SU 813278112 A SU813278112 A SU 813278112A SU 3278112 A SU3278112 A SU 3278112A SU 970381 A1 SU970381 A1 SU 970381A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- adders
- group
- input
- outputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ
Изобретение относитс к вычисли- тельной технике и может быть применено в системах автоматического регулировани , управл ющее воздействие в которых определ етс путем решени систем алгебраических уравнений.
Известно устройство дл решени , систем линейных алгебраических уравнений , содержащее группу сумматоров,; выходы которых вл ютс выходами устройства и соединены с вход.«1 группы комбинационных масштабных . узлов, выходы которых сое11инен(г1 с первой группой входов группы сумматоровг , вторые входы группы сумматоров соединены с входами устройстваС.
Недостатком -этого устройства в узкий класс решаемых задач из-ва возникновени генерации в вследствие зацикливани решени , вызванное несоответствием кодов входа и выхода рассматриваемой схемы в разомкнутом состо нии, что не позвол ет находить решение поставленной зслачи как некоторое установившеес состо ние в схеме при :3амыкании обратной св зи.
Наиболее близким к предлагаемому вл етс устройство, характеризугоще .еЬ тем, что, с целью расигарени
функциональных возможностей, содержит первую группу сумматоров, выхо которых вл ютс выходами устройЪтва и соединены с входами первой группы комбинационных масштабных узлов, выходы которых соединены соответственно с первой группой входов сумматоров первой группы, а вторые входы сумматоров первой группы вл ютс входами устройства, входы второй группы комбинационных масштаб .ных узлов соединены с выходами первой группы сумматоров, выходы второй группы комбинационных масштабных узлов подключены/ соответственно, к первой группе входов сумматоров второй группы, вторые входы которых соединены через инверторы с входами устройства, выходы сумматоров второй группы соединены, соответственно, с третьими входс1ми сумматоров первой группы Г21 .
Недостатком устройства вл ютс большие аппаратурные затраты.
Цель изобретени - сокращение аппаратных затрат.
Поставленна цель достигаетс тем, что в устройство дл решени систе 1 алгебраических уравнений, содержащее два блока сумматоров, первый
блок элементов НЕ и блок матричных масштабных умножителей, вход значений свободных членов уравнений устройства соединен с первым входом первого блока сумматоров и через первый блок элементов НЕ с первым входом второго блока сумматоров, выХод КОТОРОГО подключен к второму входу первого блока сумматоров, выход которого соединен с первым взсодом блока матричных масштабных умножителей , вторым входом второго блка сумматоров и выходом устройства/ второй вход блока матричных масштабных умножителей соединен с входом масштабных коэффициентов устройства а выход подключен к третьему входу первого блока сумматоров, введен второй блок элементов НЕ, причем вход второго блока элементов НЕ поключен к выходу блока матричных масштабных умножителей, а выход второго блока элементов НЕ соединен с третьим входом второго .блока сумматоров .
На чертеже представлена схема предлагаемого устройства.
Устройство содержит входы 1 значений свободных членов.уравнений, блок 2 матричных масштабных умножителей , первый блок 3 элементов НЕ, первый блок 4 сумматоров, второй блок 5 сумглаторов, выходные клеммы б, второй элементов НЕ. . Работу устройства проиллюстрируем на примере решени уравнени первого --пор дка при представлении информации п тью разр дами в-симметричной троичной системе счислени . Задано уравнение первого пор дка , представленное в виде, удобном -ДЛЯ его решени :
X Ьх + f, (1) где X - искомое неизвестное;
Ь - посто нный коэффициент; f - посто нна величина, соответствующа правой заданного уравнени . Рассмотрим работу устройства при сладую1Цих значени х компонент уравнени :
b .,01010 и f 0,11111, .В этом случае наиболее близкими к р;еиению, как известно, могут быть два значени искомого неизвестного х, 0,11011 и KI 0,11001. Покажем,, что эти оба состо ни б|/дут соответствовать установивЩ л ус режиму приведенной на чертеже схемы предлагаемого устройства при выделении (и b «тадших раз- , р дов сумматора второго блока и соединении их с младшими разр дами вторых входов сумматора первого блока. При этом на вход 1 поступает значение правой части f, на выходах б устройства вырабатываютс , значени искомого неизвестного х
на матричных масштабных умножител х 2 производитс умножение искомого , неизвестного х на посто нный коэффиЦ циент Ь.
Рассмотрим случай, когда на выходах б устройства установитс значение искомого неизвестного Хц 0,lToil. в этом случае, на выходах комбинационного маалтабного звена образуетс знаучение кода: 0 bx 0,01010 0,11011 i 0,0011011110.
На выходах второго блока 4 сумматоров в соответствии с приведенной на чертеже схемой соединений образуe етс значение кода
x 0,11011 - 0,0011011110- 0,11111 0,0000111110,
На выходах б первого блока 5 сум маторов в соответствии с приведенной ц-на чертеже схемой соединений образуетс значение кода:
- ) 0,0011011110 + 0,11111 + + 0,0000111110 о,1101100000, что - соответствует с точностью до п ти значащих разр дов прин тому нами в качестве решени значени к 0,11011.
Аналогично можно рассмотреть и второе устойчивое состо ние х„ 0 0,11001. .
Таким образом, замена в известном устройстве дополнительной группы комбинационных масштабных узлов на элементы НЕ и новых ев зей-между 5 элементами схемы выгодно отличает предлагаемое устройство от указанного прототипа, так как .позвол ет сохранить расширение функциональных возможностей путем устранени зацикливани в схеме, вызывающего генерацию , при меньших аппаратурных затратах , что увеличивает сферу применени подобного рода устройств.
Сокращение аппаратурных затрат 5 можно характеризовать следующими цифрами. В устройстве-прототипе дл реализаций дополнительной группы комбинационных масштабных узлов, как можнопоказать затраты обору-J . довани пропорциональны (т-п ), где m - пор док решаемой системы алгебраических уравнений, п - разр дность представлени информации.
В предлагаемом устройстве затраты оборудовани пропорциональны произведению m«n. Таким образом, сокращение оборудовани пропорционально величине () - m п.
Claims (2)
1. Пухов Г. Е. и др. Принципы
0 построени разр дных аналогов из комбинационных операционных блоков. Кн. Математическое моделирование и теори электрических цепей, вып. li, К., Наукова дугтеа, 1973, с. 3-8,
5 рис. 5.
2. Авторское свидетельство СССР 682903, кл. G 06 F.15/32 1979 fпрототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813278112A SU970381A1 (ru) | 1981-02-13 | 1981-02-13 | Устройство дл решени систем алгебраических уравнений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813278112A SU970381A1 (ru) | 1981-02-13 | 1981-02-13 | Устройство дл решени систем алгебраических уравнений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU970381A1 true SU970381A1 (ru) | 1982-10-30 |
Family
ID=20954245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813278112A SU970381A1 (ru) | 1981-02-13 | 1981-02-13 | Устройство дл решени систем алгебраических уравнений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU970381A1 (ru) |
-
1981
- 1981-02-13 SU SU813278112A patent/SU970381A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | VLSI architectures for computing multiplications and inverses in GF (2 m) | |
KR100202206B1 (ko) | 유한체의 곱셈적역원을 계산하는 데이타 처리 장치 | |
US4135249A (en) | Signed double precision multiplication logic | |
Rushdi et al. | Design of a hardware circuit for integer factorization using a big Boolean algebra | |
SU970381A1 (ru) | Устройство дл решени систем алгебраических уравнений | |
US6219816B1 (en) | Device and method for carrying out Reed-Solomon encoding | |
Hasan et al. | Efficient architectures for computations over variable dimensional Galois fields | |
Lee et al. | Quadratic stability and stabilization of linear systems with Frobenius norm-bounded uncertainties | |
JPH11196006A (ja) | 並列処理シンドロ−ム計算回路及びリ−ド・ソロモン複合化回路 | |
Yoeli | Counting with nonlinear binary feedback shift registers | |
Rulling | A remark on carry-free binary multiplication | |
US6484192B1 (en) | Root finding method and root finding circuit of quadratic polynomial over finite field | |
US6138134A (en) | Computational method and apparatus for finite field multiplication | |
SU682903A1 (ru) | Устройство дл решени систем алгебраических уравнений | |
SU1667059A2 (ru) | Устройство дл умножени двух чисел | |
RU2808782C1 (ru) | Самосинхронный одноразрядный четверичный сумматор с единичным спейсером | |
US2906457A (en) | Difunction root extractor circuits | |
Chesneaux et al. | Breakdown and near-breakdown control in the CGS algorithm using stochastic arithmetic | |
SU997039A1 (ru) | Устройство дл умножени полиномов над конечными пол ми GF(2 @ ) по модулю неприводимого многочлена | |
Kambayashi et al. | On finite-memory sequential machines | |
Patel et al. | Digital realization of analogue computing elements using bit streams | |
SU1001086A1 (ru) | Устройство дл умножени по модулю | |
SU881760A1 (ru) | Цифроаналоговый микропроцессор | |
SU1111158A1 (ru) | Генератор случайного процесса | |
SU962925A1 (ru) | Устройство дл вычислени функции Z= @ х @ +у @ |