SU965000A1 - Кодек мажоритарного блочного кода - Google Patents
Кодек мажоритарного блочного кода Download PDFInfo
- Publication number
- SU965000A1 SU965000A1 SU813261354A SU3261354A SU965000A1 SU 965000 A1 SU965000 A1 SU 965000A1 SU 813261354 A SU813261354 A SU 813261354A SU 3261354 A SU3261354 A SU 3261354A SU 965000 A1 SU965000 A1 SU 965000A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- output
- input
- syndrome
- encoder
- Prior art date
Links
Description
Изобретение относитс к радиотехнике и может быть использовано дл помехоустойчивого кодировани и декодировани информации в каналах св зи дискретных систем передачи информации.
Известен кодек маисоритарного блочного кода, содержащий последовательно соединенные пэрвый входной буферный блок и первый кодер, а также канал св зи, последовательно соединенные первый блок формирователей синдрома, первый блок исправлени ошибок и первый выходной блок, а также первый информационный буферный блок, вход которого объединен с входом первого блока формирователей синдрома, а выход подключен к второму входу первого блока исправлени ошибок 1.
Однако известный кодек обеспечивает недостаточно высокую помехоустойчивость передачи.
Цель изобретени -iповышение помехоустойчивости передачи.
Дл этого в кодек мажоритарного блочного кода, содерх ащий последовательно соединенные первый входной буферный блок и первый кодер, а также канал св зи, последовательно соединенные первый блок формирователей синдрома, первый блок исправлени сшибок и первый выходной блок, а также первый информационный буферный блок, вход ко-Ророго объединен с входом первого блока фор1 «1рователей синдрома, а выход , подключен ко второму входу первЬго блока исправлени ошибок, введены
10 последовательно соединенные входной ключ,,второй входной буферный блок, второй кодер, первый сумматор и мультиплексер , а также второй и третий сумматоры и последовательно
15 соединенные демультиплексер, второй информационный буферный блок, второй блок формирователей синдрома, второй блок исправлени ошибок, второй выходной блок и выходной ключ,
20 при этом второй выход входного ключа соединен с входом первого входного буферного блока, выход первого кодера подключен ко второму входу первогосумматораf выход второго
25 кодера подключен к второму входу мультиплексера, выход которого через канал св зи соединен с входом демультиплексера, выходы которого подключены к первому и второму входам второго сумматора, выход которого подключен к входу первого блока формирователей синдрома, дополнительный выход первого блока исправлени оь1ибок подключен к первому входу третьего сумматора, второй вход которого соединен с пер .вым выходом второго информационного буферного блока, а выход третьего сумматора подключен ко второг у входу второго блока формирователей синдрома, при этом второй выход вторрго информационного буферного блока подключен ко второму входу второго блока исправлени ошибок, а выход первого выходного блока соединен со вторым входом выходного ключ а.
На чертеже представлена структурна схема предлагаемого кодека .мажоритарного блочного кода.
Кодек мажоритарного блочного кода содержит входной ключ 1, первый входной буферный блок 2,второй входно буферный блок 3,первый кодер 4,второй кодер 5 , первый сумматор б, мультиплексор 7, канал 8 св зи, демультиплексер 9, второй сумматор 10, первый блок 11 формирователей синдрома , первый блок 12 исправлени . етиибЪк, первый информационный буферный блок 13, второй информационный буферный блок 14, второй блок 15 формирователей синдрома, второй блок 16 исправлени ошибок, третий сумматор 17, первый выходной блок 18, второй выходной блок 19, выходной ключ 20.
Кодек работает следующим образом .
Входной ключ 1 коммутирует информацию то к входу первого входного буферного блока 2, то к входу второго входного буферного блока 3, выходы которых подключены к соот ветствующим кодерам 4 и 5, причем первый кодер 4 вл етс кодером (п, k , с/) кода, а второй кодер 5 вл етс кодером (п, k., . кода, и k,j 7 - oi-i-ci.- Закодированный сигнал с кодера 5 поступает на г пътиплексер 7 и вместе с сигналом с кодера 4 на первый сумматор 6, с выхода которого также поступает на мультиплексер 7, выход которого подаетс в канал 8 св зи. Если | j-ый cимвoл на выходе i-ro кодера (,2, , n) то Б канал 8 св зи поступают символы4 rT 4 --r5+1j lj:l Из канала 8 св зи информаци подаетс на демультиплексер 9, выходы которого подключены ко второму сугчматору 10, на выходе которогр определ ютс символы ((5.) кроме этого , один из выходов дe лyльтиплeксера 9 подключен ко второму информационному буферному блоку 14. С выхода второго сумматора 10 символы поступают на первый информационный
буферный блок 13 и в первый блок 11 формирователей синдрома, где последовательно записываютс в один формирователь .синдрома, а затем дл непрерывности работы параллельно переписываютс в другой. Затем синдром поступает в первый блок 12 исп-. равлени ошибок, где относительно него и его циклических сдвигов формируетс ( 1) проверок, по большинству значений которых выноситс значение об ошибке и о переданном символеу . Значение ошибки вместе с одним из выходов второго информационного буферного блока 14 поступает на третий сумматор 17, а исправленна информаци записываетс в первый выходной буфер-ный блок 18. С выхода третьего сумматора 17СИМВОЛЫ с того же выхода второго информационного буферного блока 14 символы . , поступают во второй блок 15 формирователей синдрома, при помощи ко-. торого формируетс два независимых
5 синдрома второго кода по символам переписываютс в другие формирователи синдрома дл непрерывности работы. Со второго блока Л формирователей синдрома и с другого выхода второго информационного буферного блок-а 14 информаци , поступает во второй блок 16 исправлени ощибок, где форг/ируетс 2 d. проверочных сумм, при по1ио1ци которых наход тс информационные символы второго KOR3.y( которые записываютс во втором выходном буферном блоке 19. Выходной ключ 20 коммутирует выходы выходных буферных блоков 18 и 19, и декодированные
0 блоки в k и k символов поочередно поступают на выход устройства. Следует отметить, что символы, которые передаютс раньше-(k,,), раньше декодируютс и подаютс на выход.
5 Такой кодек реализ ет кодирование и мажоритарное декодирование кода длины 2п с k информационными символами с минимальным рассто нием d min(d, 2d2.).
0 Предлагаемый декодер обладает большим энергетическим выигрышем, чем декодер одного кода длины 2п. Так, например, существует код (126, 64, 16), кодек которого исправл ет
е все семерные и.обнаруживает все вр сьмерныё ошибки. Существуют мажсритарные коды длины 64 (64, 24, 16) и (64, 45, 8). Можно построить при помощи них кодек,реализукадий кодирование и мажоритарное декодирование
(128, 68, 16) кода, который имеет большее число информационных символов , а, следовательно и более высокую скорость передачи и энергетический выигрыш (приблизительно на .
5 О,-33 дБ). Кроме этого слохсность такого кодека существенно меньше, так как почти при том же числе элементов пам ти и сумматоров по модулю 2 он содержит в семь раз меньшее число мажоритарных элементов (34 вместо 241). Выбира d 7 2dj, можно получить потоки на выходе декодера с различными знaчe lи lи веро тности ошибки, т.е. получить неравную кодовую защиту информационных символов. Так, например, заменив в предыдущем примере код (64, 24, 16) кодом (64,. 13, 22), можно получить кодек кода (128, 58), в котором 13 символов за1 ищены от 10 ошибок в блоке, а остальные 45 символов защищены от семи ошибок в блоке. Удалив из схемл мультиплексер 7 и демультиплексер 9, можно согласовать кодек с че .гырехфазной системой модул ции.
Claims (1)
- Формула изобретениКодек мажоритарного блочного кода содержащий последовательно соединенные первый входной буферный блок и первый кодер , а также канал св зиг последовательно соединенные первый блок формирователей синдрома, первый блок исправлени ошибок и первый выходной блок, а также первый информационный буферный блок, вход которого объединен с входом первого jблока формирователей синдрома, а вы ход подключен ко второму входу первого блока исправлени ошибок, о т л и чающийс тем, что, с целью повышени помехоустойчивости передачи , введены последовательно соединенные входной ключ, второй входной буферный блок, второй кодер, сумматор и мультиплексор, а также второй и третий сумматоры и последовательно соединенные демультиплексер , второй информационный буферный блок, второй блок формирователей синдрома, второй блок исправлени ошибок, второй выходной блок и выходной ключ, при этом второй выход входного ключа соединен с в:содом первого входногс буферного блока0 выход первого кодера подключен ко второму входу первого -сумматора, а выход второго кодер апод ключе и ко второму входу мультиплексера, выход .которого через канал сб зи соединен5 с входом демуль иплексера, выходы которого подключены к первому и второму входам второго сумматора, выход которого подключен к входу первого блока формирователей синдрома, дополнительный выход первого блока исправлени с аибок подключен к первому входу третьего cyм aтopa, второй вход которого соединен с первым выходом второго информаии.онного буферного блока,, а выход третьего сумматора подключен ко второму входу второго блока формирователей синдрома, при этом второй выход второго информационного буферного блока подключен ко второму входу второго блока исправ0 лени .ошибок, а выход первого выходного блока соединен со вторым входом выходного ключа.Источники инфор1« ации, прин тые во внимание при экспертизе5 1. Medlin I.E., Bryg N.I. A-1Q5. N bit/S Error Correcting Codesi Transactions on communication Vot com 26. N6 10october 1978, jig 1. 2. .,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813261354A SU965000A1 (ru) | 1981-03-09 | 1981-03-09 | Кодек мажоритарного блочного кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813261354A SU965000A1 (ru) | 1981-03-09 | 1981-03-09 | Кодек мажоритарного блочного кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU965000A1 true SU965000A1 (ru) | 1982-10-07 |
Family
ID=20948016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813261354A SU965000A1 (ru) | 1981-03-09 | 1981-03-09 | Кодек мажоритарного блочного кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU965000A1 (ru) |
-
1981
- 1981-03-09 SU SU813261354A patent/SU965000A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4829526A (en) | Data transmission | |
SU1172456A3 (ru) | Система видеотекста | |
CA2206688A1 (en) | Digital transmission system for encoding and decoding attribute data into error checking symbols of main data, and method therefor | |
ES8207665A1 (es) | Un metodo de comunicar una secuencia de palabras de infor- macion digital | |
WO1998016016A3 (en) | Error correction with two block codes and error correction with transmission repetition | |
KR930022751A (ko) | 송신기 장치, 수신기 장치 및 다단계 코드 변조 방법 | |
ES8302939A1 (es) | Perfeccionamientos en un sistema de transnision para la transmision de datos o informacion analogica digitalizada, desde un transmisor hasta un receptor. | |
CA2359534A1 (en) | Information additive group code generator and decoder for communication systems | |
EP0777354B1 (en) | Digital transmission apparatus using differential coding and forward error correction | |
CN1195935A (zh) | 在数据帧形式的数据传输中降低帧差错率的方法 | |
EP0348305A3 (en) | Coded modulation communication system | |
MY112024A (en) | Method and apparatus for encoding and decoding information in a digital communication system | |
US4055832A (en) | One-error correction convolutional coding system | |
SU965000A1 (ru) | Кодек мажоритарного блочного кода | |
US4635262A (en) | Method of detecting synchronization errors in a data transmission system using a linear block code | |
JPS56169952A (en) | Code arrangement discriminating system | |
US3566352A (en) | Error correction in coded messages | |
US6298165B1 (en) | Method for improving data encoding and decoding efficiency | |
JPS62190932A (ja) | インタリ−ブ方式 | |
JPS5651141A (en) | Error control system | |
US20030106013A1 (en) | Architecture for multi-symbol encoding and decoding | |
KR950010428B1 (ko) | 길쌈 부호화 방법 | |
RU2212101C1 (ru) | Кодек циклического помехоустойчивого кода | |
JPS61242426A (ja) | 鎖状符号化誤り訂正回路 | |
SU684763A1 (ru) | Декодирующее устройство дл систем св зи с решающей обратной св зью |