SU962953A1 - Binary code checking device - Google Patents
Binary code checking device Download PDFInfo
- Publication number
- SU962953A1 SU962953A1 SU802945074A SU2945074A SU962953A1 SU 962953 A1 SU962953 A1 SU 962953A1 SU 802945074 A SU802945074 A SU 802945074A SU 2945074 A SU2945074 A SU 2945074A SU 962953 A1 SU962953 A1 SU 962953A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary code
- output
- checking device
- input
- code checking
- Prior art date
Links
Description
(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДВОИЧНОГО КОДА(54) DEVICE FOR BINARY CODE CONTROL
, Изобретение относитс к вычислительной технике.The invention relates to computing.
Известно устройство дл контрол двоичного кода, содержащие логические элементы И и ИЛИ и триггеры Cl.A device for controlling a binary code is known, containing AND and OR gates and Cl triggers.
Наиболее близким по технической сущности к предлагаемому вл етс устройство дл контрол двоичного кода на четность 2.The closest in technical essence to the present invention is a device for controlling a binary code of parity 2.
Однако данное устройство не обеспечивает высокой надежности контрол кодовой комбинации. Так, если кодова комбинаци поступает на входы преобразовател параллельного кода в последовательный (элементы И и ИЛИ) по каналам передачи с помехами, то возможно наличие парных сбоев в кодовой комбинации. В таком случае устройство не обнаружит искажени кода (количество единиц в кодовой комбинации все равно четное) и не обеспечит вы влени недостоверной информа-. ции.However, this device does not provide high reliability control code combination. So, if a code combination enters the inputs of a parallel code to serial converter (AND and OR elements) via transmission channels with interference, then there may be a pair of faults in the code combination. In this case, the device will not detect the code distortion (the number of units in the code combination is still even) and will not provide detection of unreliable information. of
Цель изобретени - повышение надежности .The purpose of the invention is to increase reliability.
Поставленна цель достигаетс тем, что в устройство, содержащее генератор тактовых импульсов, двоичный счетчик, дешифратор, преобразователь параллельного кода в последовательный , первый триггер, причем выход I тактового генератора подю:ючен к входу двоичного счетчика, выходы которого подключены к входам дешргфратора , выходов которого подключены к (У1+1)-ым входам преобразовател параллельного кода в последовательный , выход которого подключен кThe goal is achieved in that a device containing a clock pulse generator, a binary counter, a decoder, a parallel code-to-serial converter is the first trigger, and the output I of the clock generator is delivered to the input of the binary counter, the outputs of which are connected to the inputs of the remote controller, the outputs of which connected to (U1 + 1) -th inputs of the parallel code to serial converter, the output of which is connected to
IQ счетному входу первого триггера, нулевой вход которого подключен к (И+ +2)-ому выходу дешифратора, введены два триггера, четыре элемента И,причем выход преобразовател параллельного кода в последовательный подклю5 чен к первому входу первого элемента И, в-торой вход которого подключен к () ому выходу дешифратора и к первому вхрлу второго элемента И, второй вход которого подключен к пр мому выходу пер20 вого триггера, выход первого элемента И подключен к единичному входу второго триггера, нулевой вход которого подключен к .VI-ому выходу дешифратора, ()-ый выход которого подключен кIQ to the counting input of the first trigger, the zero input of which is connected to the (And + +2) th output of the decoder, two triggers, four AND elements are entered, the output of the parallel code to serial converter is connected to the first input of the first And element, the second input which is connected to the () th output of the decoder and to the first loop of the second element And, the second input of which is connected to the forward output of the first trigger, the output of the first element And is connected to the single input of the second trigger, the zero input of which is connected to the .VI-th output de encoder whose () output is connected to
25 первым входам третьего и четвертого элементов И, второй вход третьего элемента И подключен к пр мому выходу второго триггера и к третьему входу второго элемента И, инверсный выход25 first inputs of the third and fourth elements And, the second input of the third element And connected to the forward output of the second trigger and to the third input of the second element And, the inverse output
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802945074A SU962953A1 (en) | 1980-06-23 | 1980-06-23 | Binary code checking device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802945074A SU962953A1 (en) | 1980-06-23 | 1980-06-23 | Binary code checking device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU962953A1 true SU962953A1 (en) | 1982-09-30 |
Family
ID=20903886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU802945074A SU962953A1 (en) | 1980-06-23 | 1980-06-23 | Binary code checking device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU962953A1 (en) |
-
1980
- 1980-06-23 SU SU802945074A patent/SU962953A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU962953A1 (en) | Binary code checking device | |
| JPS554178A (en) | Information control system | |
| JPS5231629A (en) | Data communiction system | |
| SU771668A1 (en) | Subtracting device | |
| JPS5413236A (en) | Bus control system | |
| JPS573573A (en) | Digital phase control device | |
| SU401006A1 (en) | BINARY PULSE COUNTER | |
| SU590729A1 (en) | Arrangement for raising to the second and third power | |
| SU612245A1 (en) | Adder | |
| SU1479934A1 (en) | Decoder check unit | |
| SU1264188A1 (en) | Device for checking serial adder | |
| JPS52106080A (en) | Failure diagnosis system | |
| SU813434A1 (en) | Shift register testing device | |
| SU970366A1 (en) | Microprogram control device | |
| KR870001475A (en) | Digital pulse width detector | |
| SU978370A2 (en) | Device for determining binary information transmission fidality | |
| SU928345A2 (en) | Discrete pulse repetition frequency multiplier | |
| SU630625A1 (en) | Information input arrangement | |
| SU945858A1 (en) | Data input device | |
| FR2378285A1 (en) | Digital frequency converter for AC signals - has two binary phase-shifted trains at input frequency | |
| SU809583A1 (en) | Reversible counting device | |
| SU624371A1 (en) | Frequency divider with any integer-number division factor | |
| SU1688414A1 (en) | Coder of position code | |
| JPS56114441A (en) | Counting circuit | |
| SU401003A1 (en) | CALCULATED CELL |