SU957429A1 - Преобразователь кода во временной интервал - Google Patents
Преобразователь кода во временной интервал Download PDFInfo
- Publication number
- SU957429A1 SU957429A1 SU813251294A SU3251294A SU957429A1 SU 957429 A1 SU957429 A1 SU 957429A1 SU 813251294 A SU813251294 A SU 813251294A SU 3251294 A SU3251294 A SU 3251294A SU 957429 A1 SU957429 A1 SU 957429A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- code
- outputs
- output
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
случае, если число, определ емое кодом младших разр дов, больше числа, определ емого кодом старших разр дов . Цель изобретени - расширение ди апазона преобразовани временных ин тервалов. Поставленна цель достигаетс тем что в преобразователь кода во временной интервал, содержащий генератор импульсов, первые выходы которо го соответственно соединены с входа -ми .переключател диапазонов, выхода ми соответственно св занного с первыми входами первого и второго элементов И, выходы которых через эле-; мент ИЛИ подключены к второму входу генератора импульсов, вторым выходом соединенного со счетным входом счетчика импульсов, установочные входы которого подключены к шине старших разр дов кода, выходы старших разр дов - к входам третьего элемента И, выходы младших - к первым входам эле мента сравнени , вторыми входами соединенного с шиной младших разр дов кода, а выход - к второму входу четвертого элемента И, два триггера, первые входы которых подклк чены к ши не Пуск, второй вход первого триггера - к выходной щине, его выход к первому входу генератора импульсов , а выходы второго - к вторым вхо дам парного и второго элементов И со ответственно, дополнительно введены элемент 2И-ИЛИ, три триггера, элемент ИЛИ, два элемента задержки и п тый элемент И, пpичe 4 первый и тре тий входы элемента 2И-ЙЛИ соответственно соединены с первыми выходами третьего и четвертого триггеров, вто рые выходы которых подключены к первым входам четвертого и п того элементов И, выходами св занных с первыми входами четвертого и третьего триггеров и первым и вторым входами второго элемента ИЛИ, выход которого соединен с вторым входом второго триггера, первый вход которого соединен с вторыми входами третьего и четвертого триггеров, причем второй вход четвертого элемента И подключен к второму входу, элемента 2И-ИЛИ, выход которого соединен с выходной шиной и через второй элемент задержки с вторым входом п того триггера, а четвертый вход - с вторым входом п того элемента И и выходом элемента сравнени , второй вход которого через первый элемент задержки подклю чен к торому выходу генератора импульсов , а третий вход - к выходу п того триггера, первым входом св занного с выходом третьего элемента И. На чертеже изображена блок-схема преобразовател кода во временной интервал. Преобразователь содержит генера- , тор 1 импульсов, переключатель 2 диапазонов преобразовани , элемент ИЛИ 3, элемент И 4 и 5, элемент б задержки, триггеры 7-10, элемент 11 сравнени , ,триггер 12, элемент И 13, счетчик 14 импульсов, элемент 2И-ИЛИ 15, элемент И 16, элемент ИЛИ 17, элемент И 18, элемент 19 задержки, шигал 20-23, При этом отводы линии задержки генератора 1 импульсов подключены к соответствующим входам переключател 2диапазоновf выходом соединенного с входами элементов И 4 и 5. Выходы элементов И 4 и 5 через элемент ИЛИ 3подключены ко второму входу генератора 1, первый вход которого св зан с пр мым выходом триггера 7, а выход через элемент 19 задержки - с лервым входом элемента 11 сравнени , и непосредственно со счетным входом счетчика 14 импульсов. На вторые входы счетчика импульсов по шине 23 поступает обратный код старших разр дов, а элемента сравнени (по шине 20) - -пр мой код младших разр дов. Выходы старших разр дов счетчика 14 импульсов подключены через элемент И 13 к первому входу триггера 12, а младших разр дов ко второму входу элемента 11 сравнени . Пр мой выход триггера 12 соединен с третьим входом элемента 11 сравнени , выходом св занного с четвертым входом элемента 2И-ИЛИ 15 и вторым входом элемента И 18. Выход счетчика 14 импульсов св зан со вторыми входами элемента 2И-ИЛИ 15 и элемента И 16. Выходы элементов И 16 и 18 подключены к первым входам триггеров 9 и 10 и через элемент ИЛИ 17 к второму входу триггера 8. Пр мой и обратный выходы триггера 8 соединены с вторыми входами элементов И 4 и 5 соответственно. Пр мые выходы триггеров 9 и 10 соединены с первым и третьим входами элемента- 2И-ИЛИ 15, а обратные выходы - с первыми входами элементов И 16 и 18, Выход элемента 2И-ИЛИ 15 соединен с вторыми входами триггера 7 непосредственно и триггера, 12 через элемент 6 задержки . На первые входы триггеров 7 и.8 и вторые входы триггеров о9 и 10 по входной шине 21 поступает импульс запуска . Частота генератора, используемого в преобразователе, определ етс запаздывающей обратной св зью. Измен параметры Линии задержки генератора 1, при помощи переключател 2 можно задавать частоту преобразовани в соответствии с выбранным диапазоном преобразовани . Устройство работает следующим образом .
Перед началом работы преобразова- i тел обратный код старших разр дов I m по шине 23 переписываетс в счетчик импульсов, пр мой код младших разр дов k по шине 20 подаетс на входы элемента 11 сравнени . Триггер 12 находитс в нулевом состо нии.
Начало преобразовани определ етс импульсом запуска, поступающим по шине 21. Импульсом запуска устанавливаютс в единичное состо ние триггеры 7 и 8 и в нулевое состо ние триггеры 9 и 10. Уровень напр жени с триггера 7 подаетс на генератор 1. По вление первого импульса генератора 1 жестко св з.ано с передним фронтом уровн напр жени .
Импульсы с выхода генератора 1 поступают на счетный вход счетчика 14 импульсов и через элемент 19 задержки на элемент 11 сравнени . Частота-выходных импульсов генератора 1 определ етс коммутируемым переключателем диапазонов. Импульсы с i-ro отвода линии задержки генератора 1 через переключатель 2 поступают на вход элемента И 4, на второй вход которого подан высокий уровень триггера 8. Импульсы с выхода элемента 4 через элемент ИЛИ 3 поступают на вход генератора 1 в качестве запаздывающей обратной св зи.
Схему преобразовател в зависимости от преобразуемого кода рассмотрим дл двух случаев: число, определ емое кодом старших разр дов больше числа, определ емого кодом младших разр дов (); число, определ емое кодом старших разр дов меньше числа, определ емого кодом младших разр дов (т k),
В первом случае на первый выход переключател 2 диапазона коммутируетс отвод линии задержки, задающий частоту с периодом Т-; на второй выход-отвод линии задержки, задающий частоту с периодом Т -At, где t величина минимального дискретного шага преобразовани .
На счетный вход счетчика 14 поступают импульсы с периодом Т. Когда в счетчике 14 устанавливаетс число, равное числу кода младших разр дов , записанного в элементе 11 срав нени , а в остальных разр дах счетчика устанавливаютс единицы, что фиксируетс триггером 12, то элемент 11 сравнени выдает импульс, поступающий на четвертый вход элемента 2ИИЛИ 15 и второй вход элемента И 18. Так как на первый выход элемента И 18 подаетсй высокий уровень, соответртвующий нулевому состо нию триггера 10, то выходной импульс элемента 11 сравнени через элемент И 18 производит переключение в единичное состо ние триггера 9. Одновременно .через элемент ИЛИ 17 производитс установка триггера 8 в нулевое состо ние . При этом низким уровнем триггера 8 запрещаетс генерирование импульсов генератора с периодом Т; и вывысоким уровнем - разрешение цепи обратной св зи, определ ющей генерирование импульсов с периодом Т;-it . Это достигаетс переключением работы .элементов И 4 и 5. Импульсы с элемента И 5 поступают на вход элемен-.
0 та ИЛИ 3.
В счетчике импульсов 14 продолжаетс счет импульсов, поступающих с периодом Ti-ut. После заполнени , счетчика 14 формируетс импульс переполнени , поступающий на второй
5 вход элемента 2И-ИЛИ 15, на первый вход которого подан высокий уровень единичного состо ни триггера 9. Выходной импульс элемента 2И-ИЛИ 15 определ ет конец временного интерва0 ла. По этому импульсу производитс также установка в О триггера 7, непосредственно , а триггера 12 через элемент 6 задержки, врем задержки которого должно быть не меньше дли5 тельности импульса.
Временной интервал дл первого случа , соответствующий заданному коду, равен
;: т-Т. -Cn-1-k) .+ (n-t-k) ()
0
(1)
где Т- - период основной частоты сле довани импульсов; т - число, определ емое кодом
5
старших разр дов (т. О, 1,
2...); - .
k - число, определ емое кодом мпадших разр дов (k 0,i, 2..., n-l);
0 At - минимальный дискретный шаг
преобразовани .
Если число, определ емое кодом старших разр дов, меньше числа, определ емого кодом младших разр дов, то переключателем 2 коммутируетс отвод
5 линии задержки, задающей период Т:;, на второй - отвод лкнии задержки, за1дающий период, равный минимальному |дискретному шагу преобразовани At. Импульсы генератора 1 с периодом
0 Т i поступают на счетчик 14 импульсов ина элемент 11 сравнени через элемент 19 задержки, врем задержки которого должно быть не меньше времени переключени счетчика импульсов.
5
Наличие всех единиц в старших разр дах счетчика 14 фиксируетс триггером 12.
Импульсом переполнени счетчика
0 14 импульсов производитс переключение в единичное состо ние через элемент И 16 триггера 10, и в нулевое состо ние через элемент ИЛИ 17 триггера 8. Высокий уровень с пр мого
5 выхода триггера 10 подаетс на третнй вход элемента 2И-ИЛИ 15 в качестве разрешающего напр жени .
. Переключение триггера 8 обеспечивает коммутацию цепи обратной св зи (в данном случае равную минимальному дискретному шагу преобразовани д1) генератора 1 путем переключени разрешающих уровней напр жени на элементах И 4 и 5. Импульсы-генератора с периодом At поступают на счетный вход счетчика 14. Если число, определ емое кодом младших разр дов, поданным на элемент 11 сравнени , равно числу, определ емому кодом младших разр дов счетчика 14, и на выходе триггера 12 имеетс высокий уровень, то элемент 11 сравнени выдает сигнал сравнени . Этот сигнал поступает на четвертый вход элемента 2И-ИЛИ, выходной сигнал которого и вл етс концом временного преобразовани . По этому сигналу устанавливаетс в О триггер 7 и через элемент задержки б триггер.12.
Временной интервал в данном случае равен.
(2)
1 k-At ,
где m - число, определ емое кодом
старших разр дов; k - число, определ емое кодом
младших разр дов; Т - период основной частоты
преобразовани ; . At. - минимальный дискретный
шаг преобразовани . Предлагаемое устройство выгодно отличаетс от известного тем, что в нем производитс преобразование во временной интервал любого кода без каких-либо ограничений как в области малых разр дов, так и в области больших. В зависимости от преобразуемого кода задаютс различные параметры линии задержки генератора. Если , то разница между периодами основной и дополнительной частот должна быть равна минимальному дискретному шагу преобразовани At, если же m k , то период основной частоты генератора Т,- выбираетс в зависимости от числа, заданного кодом старших разр дов, дополнительной - it.
Введение трех дополнительных триггеров , элемента И, элемента 2И-ИЛИ, элемента ИЛИ, двух элементов задержки и соответствующих св зей позволил расширить диапазон преобразовани временн&х интервалов в область малых величии преобразуемого кода.
Если , то преобразование осуществл етс в соответствии с формулой (1), если , то заданный код преобразуест во временной интервал в соответствии с формулой (2).
Дл m k выбор необходимой формулы , реализуемой схемой, также производитс автоматически. Необходимо лишь правильно задать основную и дополнительную частоты преобразовани .
Дл примера можно рассмотреть дес тиразр дный код 0000001010, в котором число, определ емое кодом младших разр дов, равно k 2 (код
0 О1о), число, определ емое кодом старших разр дов равно m 1 (код 0000001}, причем в известном устройстве особенности схемы не допускают преобразование кода 0000001010 во временной инj тервал, так как обратный код старших разр дов, записанный в сче.тчик, будет больше кода младших разр дов,поданного на элемент сравнени .
Claims (1)
- Формула изобретениПреобразователь кода во временной интервал, содержащий генератор импульсов , первые выходы которого соответственно соединены с входами переключател диапазонов,-выходами соответственно св занного с первыми входами первого и второго элементов И, выходы которых через элемент ИЛИ0 подключены к второму входу генератора импульсов, вторым выходом соединенного со счетным входом счетчика -импульсов, установочные входы которого подключены к шине старших5 разр дов кода, .выходы старших разр дов - к входам третьего элемента И, выходы младших - к первым входам элемента сравнени , вторыми входами соединенного с шиной младших разр дов кода, а выход - к второму входу четвертого элемента И, два триггера , первые входа которых подключены к шине Пуск, второй вход первого триггера - к выходной шине, его вы5 2СОД - к первому входу генератора импульсов , а выходы второго - к входам первого и второго элементов И соответственно , отличающийс тем, что, с целью расширени диапазона преобразовани , в него введены элементы 2И-ИЛИ, три триггера, эле-( мент ИЛИ, два элемента задержки и п тый элемент И, причем первый и третий входы элемента 2И-НЛИ соответственно соединены с первыми выходамитретьего и четвертого триггеров.вторые выходы которых, соответственно подключены к первым входам четвертого и п того элементов И, выходами соответственно св занных с первымивходами четвертого и третьего триггеров и первым и вторым входами второго элемента ИЛИ, выход которого соединен с вторым входом второго триггера, первый вход которого соединен с вторыми входами третьего и
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813251294A SU957429A1 (ru) | 1981-02-25 | 1981-02-25 | Преобразователь кода во временной интервал |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813251294A SU957429A1 (ru) | 1981-02-25 | 1981-02-25 | Преобразователь кода во временной интервал |
Publications (1)
Publication Number | Publication Date |
---|---|
SU957429A1 true SU957429A1 (ru) | 1982-09-07 |
Family
ID=20944234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813251294A SU957429A1 (ru) | 1981-02-25 | 1981-02-25 | Преобразователь кода во временной интервал |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU957429A1 (ru) |
-
1981
- 1981-02-25 SU SU813251294A patent/SU957429A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU957429A1 (ru) | Преобразователь кода во временной интервал | |
US3138761A (en) | Electronic memory circuit utilizing feedback | |
SU725238A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1474847A1 (ru) | Рециркул ционный преобразователь кода во временной интервал | |
SU815906A1 (ru) | Способ преобразовани интервалаВРЕМЕНи B цифРОВОй КОд и уСТРОйСТВОдл ЕгО ОСущЕСТВлЕНи | |
SU1725392A1 (ru) | Счетное устройство с управл емым коэффициентом пересчета | |
SU1169161A1 (ru) | Частотно-импульсный преобразователь | |
SU439807A1 (ru) | Устройство дл умножени чисел, представленных фазо-импульсными кодами | |
SU427458A1 (ru) | Регенератор двоичных символов | |
SU444317A1 (ru) | Селектор минимальной длительности | |
SU497718A1 (ru) | Устройство формировани псевдослучайных сигналов сложной структуры | |
SU1119175A1 (ru) | Делитель частоты | |
SU811485A1 (ru) | Многоканальное устройство дл упРАВлЕНи ВЕНТильНыМ пРЕОбРАзОВАТЕлЕМ | |
SU508896A1 (ru) | Импульсно-фазовый детектор | |
SU387386A1 (ru) | Функциональный преобразователь | |
SU1647903A2 (ru) | Преобразователь кода в период повторени импульсов | |
SU665401A1 (ru) | Преобразователь интервалов времени в цифровой код | |
SU1324113A1 (ru) | Преобразователь тока в частоту следовани импульсов | |
SU726669A1 (ru) | Аналого-цифровое устройство слежени за задержкой импульсного псевдослучайного сигнала | |
RU2115230C1 (ru) | Преобразователь временных интервалов в код | |
SU762159A1 (ru) | Многоканальный преобразователь напряжение-код 1 | |
SU1569962A2 (ru) | Одновибратор | |
SU642817A1 (ru) | Устройство дл контрол чередовани фаз трехфазной сети | |
SU577672A1 (ru) | Преобразователь периода и частоты следовани импульсов в напр жение | |
SU611205A1 (ru) | Преобразователь пр мого последовательного кода в дополнительный |