Claims (2)
15 второй вход которого подключен к выходу блока запуска, а выход соединен с входами управлени первого таймера,, регистра и блока управлени , перва и втора группы выходов которо20 го соединены с входами регистра, а входы блоков управлени , запуска и первого запоминающего блока подключены к входной шине, введены второй таймер, второй запоминающий блок, 25 триггер и дешифратор, входы которого подключены к выходам регистра, а управл ющий вход - к выходу триггера, первый вход которого соединен с выходом элемента ИЛИ, а второй виод 30 с выходом второго таймера вход кого-t рого подключен к тактовому генератору г управл ющий вход - к выходу элемента ИЛИ, а входы загрузки - к выходам второго запоминающего блока, входы которого подключены к входной шине, входы адресов считывани первого и второго запоминающих блоков соответственно соединены с первой и третьей группой выходов блока управлени , а входы блокировки блока упр авлени , первого тайме)а и. регистра подключены к второму выходу блок запуска. На чертеже приведена функциональ на схема генератора. Генератор содержит первый 1 и второй 2 таймеры, входы которых под ключены к тактовому генератору 3. Входы загрузки кодов в таймеры подключены к выходам первого 4 и вт рого 5 запоминающих блоков, входы адресов считывани которых подключены к выходам блока 6 управлени ., ,Выход таймера 1 подключен к элементу ИЛИ 7, второй вход которого соединен с выходом блока 8 запуска, а выход подключен к входам управлени первого 1 и второго 2 таймеров, регистра 9, блока 6 управлени .и к установочному входу триггера 10, вх сброса которого соединен с выходом таймера 2, а выход - с управл ющим входом дешифратора 11, информационны входы которого соединены с выходами регистра 9. С выходов 12 дешифратора 11 снимаютс выходные импульсы генератора, а с группы выходов 13 регистра 9 - импульсы запуска внешних устройств, входы регистра 9 под ключены к выходам блока 6 управлени загрузки блока б управлени , блока 8 запуска, запоминающих блоко 4 и 5 подключены к входной шине 14. В блок 6 управлени вход т программный счетчик (регистр адреса), мультиплексор адреса и р д других узлов, составл ющих в общем типовой блок микропрограммного управлени , в котором дл обеспечени возможности перезаписи программ вместо посто нного применено оперативное запоминающее устройство. В качестве запоминающих блоков 4 и 5 удобно использовать регистровые ЗУ, которы имеют раздельные входы адресов запи ей и считывани , что позвол ет вест коррекцию параметров импульсной .последовательности, не наруша хода выполнени программы. Генератор работает следующим образом. После того как с шины. 14 в блок 6. управлени загружена программа импульсной последовательности, а в блоки 4 и 5 - коды длительностей ин тервалов и импульсов, генератор находитс в исходном состо нии. При этом программный счетчик блока б управлени удерживаетс в нулевом адресе, а таймер 1 и регистр 9 заблокированы сигналом с выхода блока 8 запуска. С выходов запоминающих блоков 4 и 5 считываютс коды интервала и импульса, соответствующие первому шагу программы. Эти коды подготовлены дл занесени в таймеры 1и 2. На входах регистра 9 выставлены код номера импульса (соответствует коду адреса блока 5) и коды пусковых сигналов. После того как в блок 8 запуска с шины 14 поступает код сигнала Пуск, снимаетс блокировка с регистра 9, таймера 1 и блока б управлени . Короткий импульс с выхода блока 8 запуска через элемент ИЛИ 7 поступает на управл ющие входы таймеров 1 и 2, а также регистра 9, в которые по переднему фронту этого импульса загружаютс коды, присутствующие йа входах загрузки. Таким образом, в таймер 1 оказыйаетс загруженным код длительности первого интервала, в таймер 2 - код длительности первого импульса, а в регистр 9- код номера первого импульса и коды пусковых сигналов. По заднему фронту импульса с выхода элемента ИЛИ 7 ПРОИЗВОДИТСЯ установка триггера 10 в единичное состо ние, при этом, если в таймер 2занесен код, соответствующий нулевой длительности импульса, триггер 10удерживаетс в нулевом состо нии сигналом с выхода таймера 2, и формировани импульса не происходит . Если же триггер 10 перешел в единичное состо ние, то сигнал с его выхода стробирует дешифратор 11, на одном из выходов 12 которого по вл етс потенциал, соответствующий началу выходного импульса. Номер выхода задаетс кодом с регистра 9. Кроме того, по заднему фронту импульса элемента ИЛИ 7 производитс переключение программного счетчика блока б управлени и на выходах блока по вл ютс коды, соответствующие следующему шагу программы. Эти коды переключают адреса считывани запоминающих блоков 4 и 5. Таким образом, на входах загрузки таймеров 1 и 2 уже подготовлены новые коды. После занесени кодов длительностей в таймеры 1 и 2 начинаетс формирование длительностей импульса и интерВсша .Так как длительность импульса всегда должна быть короче длительности соответствующего ему интервала , первым заканчивает работу таймер 2, и сигнал с его выхода сбрасывает триггер 10 в нулевое состо ние , дешифратор 11 блокируетс , что соответствует окончанию формировани длительности импульса. После того как окончитс формирование интервала, на выходе таймера 1 по вл етс импульс Конец интервала который через элемент ИЛИ 7 производит загрузку новых кодов в таймеры 1 и 2, регистр 9 запускает триггер 10 и переключает программный счетчик блока управлени в следующее состо ние . Генераторы начинают формировать следующую пару импульс-интервал и т,д Микропрограммное устройство управ лени (блок 6 управлени ) дает возможность организовать циклы из повто р ющихс групп импульсов. Число ЦИКИОВ обычно определ етс емкостью Пам ти какого-либо регистрирующего устройства, примен емого совместно с генератором или емкостью счетчика числа реализаций какого-либо процесс поэтому выход из циклов осуществл ет с по поступлению внешних сигналов на входы логических условий блока б управлени .. . Образом, предлагаемый генератор по сравнению с известным имеет преимущества, которые позвол ют прои водить взаимонезависимую регулировку длительностей импульсов и интервалов допускают коррекцию параметров импул сов и интервалов, а также самой импульсной последовательности без нару шени хода программы. Кроме того, сокращаетс объем запоминающих уст- . ройств за счет применени отдельных блоков дл запоминани интервалов и и:мпульсов, в которых формируютс банки кодов длительностей импульсов и интервалов, многократно повтор ю-, щихс в ходе импульсной программы. Формула изобретени Программируемый генератор импульсов , содержащий последовательно соединенные тактовый генератор. первый таймер, входы загрузки которого подключены к выходам первого запоминающего блока, и элемент ИЛИ, второй вход которого подключен к выходу блока запуска, а выход соединен с входами управлени первого таймера , регистра и блока управлени , перва и втора группы выходов которого соединены с входами регистра, а вход блоков управлени , запуска и первого запоминающего блока подключены к входной шине,, отличающийс тем, что, с цвелью обеспечени независимой регулировки длительностей интервалов и импульсов , в него введены второй таймер,, второй запоминающий блок, триггер и дешифратор, входы которого подключены к выходам регистра, а управл ющий вход - к выходу триггера, первый вход которого соединен с выходом элемента ИЛИ, а второй вход - с выходом второго таймера, вход которого подключен к тактовому генератору, управл ющий вход - к выходу элемента ИЛИ, а входы загрузки подключены к выходам второго запоминающего блока , входы которого подключены к входной шине, входы адречзов считывани первого и второго запоминающих блоков соответственно соединены с первой, и третьей группой выходов блока управлени , а входы блокировки блока управлени , первого таймера и регистра подключены к второму выходу блока запуска. Источники информации, прин тые во внимание при экспертизе 1.Дарт, Бурум, Рим. Универсальный программатор последовательностей импульсов дл спектроскопии ЯМР.- Приборы дл научных исследований, 1980, 2, с. бб. 15, the second input of which is connected to the output of the startup unit, and the output is connected to the control inputs of the first timer, register and control unit, the first and second groups of outputs of which are connected to the inputs of the register, and the inputs of the control, start and first memory blocks are connected to the input bus, entered the second timer, the second storage unit, 25 trigger and decoder, the inputs of which are connected to the outputs of the register, and the control input - to the output of the trigger, the first input of which is connected to the output of the OR element, and the second viod 30 with the output The second timer is connected to the clock generator g, the control input to the output of the OR element, and the load inputs to the outputs of the second storage unit, whose inputs are connected to the input bus, the read address inputs of the first and second storage units, respectively, are connected to the first and the third group of outputs of the control unit, and the inputs for blocking the control unit, the first half) a and. Register connected to the second output of the startup block. The drawing shows the functional scheme of the generator. The generator contains the first 1 and second 2 timers, the inputs of which are connected to the clock generator 3. The code load inputs to the timers are connected to the outputs of the first 4 and second 5 memory blocks, the read address inputs of which are connected to the outputs of the control unit 6., Timer output 1 is connected to the OR element 7, the second input of which is connected to the output of the starting block 8, and the output is connected to the control inputs of the first 1 and second 2 timers, register 9, the control block 6. and to the setup input of the trigger 10, the reset of which is connected to the output timer 2, and the output is from the control input of the decoder 11, the information inputs of which are connected to the outputs of the register 9. The output pulses of the generator are removed from the outputs 12 of the decoder 11, and from the group of outputs 13 of the register 9 - the starting pulses of external devices, the inputs of the register 9 are connected to the outputs of control loading block 6 of control block b, start block 8 storing blocks 4 and 5 are connected to input bus 14. Control block 6 includes a program counter (address register), an address multiplexer and a number of other nodes constituting in common unit micro grammnogo control, wherein for enabling overwriting of programs instead of the constant applied random access memory. As storage blocks 4 and 5, it is convenient to use register memory, which have separate entries of addresses for writing and reading, which allows for correcting the parameters of a pulse sequence that does not disrupt the program flow. The generator works as follows. After getting off the tire. 14, the control pulse program is loaded into the control unit 6., and the duration and pulse duration codes are loaded into blocks 4 and 5, the generator is in the initial state. At the same time, the program counter of the control block b is kept at the zero address, and timer 1 and register 9 are blocked by a signal from the output of the start block 8. From the outputs of the storage units 4 and 5, the interval and pulse codes corresponding to the first program step are read. These codes are prepared for recording in timers 1 and 2. At the inputs of register 9, the pulse number code (corresponding to the block address code 5) and trigger codes are set. After the start signal is received from the bus 14 by the start block 8, the lock is removed from register 9, timer 1, and control block b. A short pulse from the output of the start block 8 through the element OR 7 goes to the control inputs of timers 1 and 2, as well as register 9, into which codes that are present at the load inputs are loaded on the leading edge of this pulse. Thus, timer 1 is loaded with the code for the duration of the first interval, for timer 2 it is the code for the duration of the first pulse, and in register 9, the code for the number of the first pulse and codes for the trigger signals. On the falling edge of the pulse from the output of the element OR 7, the trigger 10 is set to one, while if the code corresponding to the zero pulse duration is hooked to timer 2, the trigger 10 is held in the zero state by a signal from the timer 2 and no pulse is generated. If the trigger 10 has switched to one state, then the signal from its output gates the decoder 11, at one of the outputs 12 of which a potential appears corresponding to the beginning of the output pulse. The output number is set by a code from register 9. In addition, the program counter of the control block b is switched on the falling edge of the pulse of the element OR 7, and the codes corresponding to the next program step appear on the block outputs. These codes switch the read addresses of the storage units 4 and 5. Thus, new codes have already been prepared at the load inputs of timers 1 and 2. After entering the duration codes into timers 1 and 2, the formation of pulse durations and interwins begins. Since the pulse duration must always be shorter than the duration of the corresponding interval, timer 2 ends first, and the signal from its output resets the trigger 10 to the zero state, the decoder 11 is blocked, which corresponds to the end of the formation of the pulse duration. After the interval formation ends, a pulse appears at the output of timer 1. The end of the interval that, through the OR element 7, loads new codes into timers 1 and 2, register 9 triggers trigger 10 and switches the program counter of the control unit to the next state. The generators begin to form the next pulse-interval pair, and t, e. The firmware control unit (control block 6) makes it possible to organize cycles from repeating groups of pulses. The number of CICIs is usually determined by the memory capacity of any recording device used in conjunction with the generator or the capacity of the counter of the number of implementations of a process, so the output from the cycles is performed by the arrival of external signals at the inputs of the logical conditions of the control block b. In comparison with the known one, the proposed generator has advantages that allow one to make mutually independent adjustment of pulse durations and intervals that allow correction of impulse parameters and intervals, as well as the pulse sequence itself, without disrupting the program flow. In addition, the amount of storage device is reduced. by means of using separate blocks for storing intervals and and: pulses, in which banks of pulse duration codes and intervals, repeated many times during the pulse program, are formed. The invention is a programmable pulse generator containing a series-connected clock generator. the first timer, the boot inputs of which are connected to the outputs of the first storage unit, and the OR element, the second input of which is connected to the output of the startup unit, and the output is connected to the control inputs of the first timer, register and control unit, the first and second groups of outputs are connected to the inputs of the register and the input of the control, start-up and the first storage unit are connected to the input bus, characterized in that, in order to ensure independent adjustment of the interval and pulse durations, the second half is entered into it ,, the second storage unit, the trigger and the decoder, the inputs of which are connected to the outputs of the register, and the control input - to the output of the trigger, the first input of which is connected to the output of the OR element, and the second input - to the output of the second timer, the input of which is connected to the clock generator , the control input is to the output of the OR element, and the load inputs are connected to the outputs of the second storage unit, the inputs of which are connected to the input bus, the input addresses of the readings of the first and second storage units, respectively, are connected to the first and third gs Control outputs of the control unit, and the blocking inputs of the control unit, the first timer and the register are connected to the second output of the start-up unit. Sources of information taken into account in the examination 1. Dart, Burum, Rome. Universal pulse sequence programmer for NMR spectroscopy. - Instruments for scientific research, 1980, 2, p. bb
2.-ABifopcKoe свидетельство СССР по за вке 2874706/18-21, Н 03 К 5/00, 1980.2.-ABifopcKoe certificate of the USSR in application 2874706 / 18-21, H 03 K 5/00, 1980.