SU954902A1

SU954902A1 - Device for measuring gain of transistors at saturation boundary

Info

Publication number: SU954902A1
Application number: SU813261461A
Authority: SU
Inventors: Юрий Иванович Драбович; Владимир Сергеевич Маслобойщиков; Эдуард Васильевич Демиденко; Татьяна Владимировна Руденко
Original assignee: Институт Электродинамики Ан Усср
Priority date: 1981-03-16
Filing date: 1981-03-16
Publication date: 1982-08-30

Description

1 ,one ,

Изобретение относитс к электронной технике и может быть применено дл измерени параметров транзисторов в-процессе из производства и применени .The invention relates to electronic engineering and can be applied to measure the parameters of transistors in the process of production and use.

Известно устройство дл измерени коэффициента усилени транзисторов, содержащее импульсный стабилизатор тока эмиттера, стабилизатор напр жени коллектора, базовые резисто- ,Q ры, усилитель,индикатор l.A device for measuring the gain of transistors is known, comprising a pulsed emitter current regulator, a collector voltage regulator, basic resistors, Q ry, an amplifier, an indicator l.

Недостаток устройства обусловлен низкой скоростью измерени .The drawback of the device is due to the low measurement rate.

Известно также устройство дл ,j измерени коэффициента усилени транзисторов, содержащее импульсный . стабилизатор тока коллектора, базовый резистор, схему запрета, соединенную с генератором счетных импульсов и со 20 счетчиком.It is also known to have a device for measuring the j gain factor of transistors containing a pulse. collector current stabilizer, base resistor, prohibition circuit connected to the generator of counting pulses and with 20 counter.

Указанное устройство имеет низкую скорость измерени .обусловленную руч ной установкой баллнса напр женийThe indicated device has a low measurement rate due to the manual setting of the voltage balances.

на коллекторе и базе испытуемого транзистора, а также невысокую-точность вследствие дТэейфа измер емого параметра при прогреве элемента вР процессе измерени .on the collector and the base of the tested transistor, as well as low accuracy due to the dTeif of the measured parameter during heating of the bp element of the measurement process.

Наиболее близким по технической сущности к предлагаемому вл етс устрой.ство дл измерени коэффициента усилени транзисторов на границе насыщени , содержащее источник тока коллектора, клемму дл подключе ни коллектора транзистора, пвдклю , ченную.к первому входу диффербнциаль- ного усилител , клемму дл подключени базы транзистора, подключенную к второму входу дифференциального усилител и первому выводу первого резистора, второй вывод которого соединен с выходом дифференциального усилител , клемму дл подключени эмиттера транзистора, подключенную к общей шине, преобразователь, выходы которого подключены параллельно первому резистору, а выход сое9 динен с первым входом схемы запрета , выход которой соединен с входом сметчика З К недостаткам данного устройства относитс то обсто тельство, .что оно не выполн ет пр мого определени коэффициента усилени транзистора, а дает информацию только о величине тока базы. Дл определени коэффици ента усилени требуютс дополнительные вычислени , значительно увеличивающие врем измерени . Цель изобретени - повышение быстродействи за счет пр мого отсчета значени коэффициента усилени транзистора . Поставленна цель достигаетс тем что в устройство, содержащее источник тока коллектора, клемму дл подключени коллектора транзистора, под ключенную к первому входу дифференци ального усилител , клемму дл подклю чени базы транзистора, подключен , ную к второму входу дифференциального усилител и первому выводу первого резистора, второй вывод которого соединен с выходом диффференциальног усилител , клемму дл подключени эмиттера транзистора, подключенную к общей шине, преобразователь, входы которого подключены параллельно первому резистбру, а выход соединен первым входом схемы запрета, выход которой соединен с входом счетчика, введены второй резистор, дополнитель ный преобразователь,схема сброса, схема сравнени кодов и индикатор, причем входы дополнительного преобра зовател подключены параллельно второму резистору, первый вывод которого соединен с клеммой коллектора транзистора, -а второй - с выходом источника тока коллектора, при этом выход первого преобразовател соединен с входами схем сброса и сравнени кодов, выходы которых подключены к управл ющим входам счетчика и индикатора соответственно, выход , дополнительного преобразовател подключен к второму входу схемы запре та, а вход индикатора соединен с выходом счетчика. На чертеже представлена предлагаемого устройства. Устройство содержит дифферен11Т1ал ный усилитель 1, источник 2 тока коллектора, базовый резистор 3, коллекторный резистор 4, клеммы - дл 4 подключени эмиттера, базы и коллек- тора испытуемого транзистора, первый преобразователь 8 напр жени в частоту , второй преобразователь 9 напр жени в частоту, схему 10 запрета, схему 11 сброса в нуль счетчика, счетчик 12, схему 13 сравнени кодов и схему k индикации. Устройство работает следующим образом. При пуске стабилизатора 2 тока коллектора последний отпираетс и выдает ток в коллектор испытуемого транзистора. По вление тока в транзисторе вызывает увеличение напр жени на его коллекторе. Это напр жение прикладываетс к первому входу дифференциального усилител 1 посто нного тока, усиливаетс им и через первый резистор 3 задает ток базы. Нарастание напр жени на выходе усилител продолжаетс до тех пор, пока напр жение на переходах база-эмиттер и коллектор-эмиттер испытуемого транзистора не уравн ютс . В дальнейшем усилитель 1 подде-рживает ток базы неизменным. На первом 3 и втором 4 резисторах падени напр жени пропорциональны протекающим черех них токам. Дл определени коэффициента усилени транзистора необходимо получить отношение и - - Преобразователи 8 и 9 служат дл преобразовани падени напр жени на резисторах V/pa и VQ. в пропорциональные им значени частоты. С выхода указанных преобразователей сигналы различных частот поступают на вход схемы 10 запрета. В результате сложени двух частот на выходе схемы 10 запрета по вл етс пачка импульсов, длительность которой равна половине периода частоты базового преобразовател напр жени в частоту, а заполнение равно частоте коллекторного преобразовател . Имг1ульсы, пришедшие со схемы 10 запрета подаютс на вход счетчика 12, который подсчитывает их и передает на схему И индикации. При помощи схемы 13 сравнени кодов происходит сравнение счетчика с кодом схемы индикации. Это необходимо дл того, чтобы исключить мелькание цифр в процессе счета. После сравнени кодов счетчик 12 сбрасываетс в нуль при помощи схемы 11 сброса. После этого устройство готово к следующему измерению-.The closest in technical essence to the present invention is a device for measuring the gain of transistors at the saturation boundary, which contains a collector current source, a terminal for connecting a transistor collector, a terminal for the first input of a differential amplifier, and a terminal for connecting a transistor base. connected to the second input of the differential amplifier and the first terminal of the first resistor, the second terminal of which is connected to the output of the differential amplifier, terminal for connecting the emitter of the tra A resistor connected to a common bus whose converter is connected in parallel with the first resistor and the output is connected to the first input of the inhibitor circuit, the output of which is connected to the input of the estimator. The disadvantage of this device is that it does not directly determining the gain of the transistor, and gives information only about the magnitude of the base current. Additional calculations are required to determine the gain factor, which significantly increases the measurement time. The purpose of the invention is to increase the speed by directly counting the value of the transistor gain factor. The goal is achieved by the fact that the device containing the collector current source, the terminal for connecting the collector of the transistor connected to the first input of the differential amplifier, the terminal for connecting the base of the transistor, is connected to the second input of the differential amplifier and the first output of the first resistor, the second the output of which is connected to the output of a differential amplifier, a terminal for connecting the emitter of the transistor connected to the common bus, a converter whose inputs are connected in parallel to the primary the resistor and the output are connected by the first input of the inhibitor circuit, the output of which is connected to the counter input, a second resistor, an additional converter, a reset circuit, a code comparison circuit and an indicator are inserted, the inputs of the additional converter are connected in parallel to the second resistor, the first output of which is connected to the collector terminal of the transistor, and the second with the output of the current source of the collector, and the output of the first converter is connected to the inputs of the reset circuits and the comparison of the codes, the outputs of which are connected to the control the moves of the counter and the indicator, respectively, the output of the additional converter are connected to the second input of the circuit, and the input of the indicator is connected to the output of the counter. The drawing shows the proposed device. The device contains a differential amplifier 1, a collector current source 2, a base resistor 3, a collector resistor 4, terminals for 4 connections of the emitter, base and collector of the tested transistor, the first voltage to frequency converter 8, the second voltage to frequency converter 9 , a prohibition circuit 10, a counter circuit 11 to zero, a counter 12, a code comparison circuit 13 and an indication circuit k. The device works as follows. When the current stabilizer 2 is started, the latter is unlocked and outputs current to the collector of the transistor under test. The occurrence of a current in a transistor causes an increase in the voltage across its collector. This voltage is applied to the first input of the differential amplifier 1 DC, is amplified by it, and through the first resistor 3 sets the base current. The increase in voltage at the output of the amplifier continues until the voltage at the base-emitter and collector-emitter transitions of the test transistor is not equalized. In the following, amplifier 1 keeps the base current unchanged. In the first 3 and second 4 resistors, the voltage drops are proportional to the currents flowing through them. To determine the gain of the transistor, it is necessary to obtain the ratio and - The converters 8 and 9 serve to convert the voltage drop across the resistors V / pa and VQ. in proportion to their frequency values. From the output of these converters, signals of different frequencies are fed to the input of the prohibition circuit 10. As a result of the addition of two frequencies, a pulse train appears at the output of the prohibition circuit 10, the duration of which is half the period of the frequency of the base voltage converter, and the filling is equal to the frequency of the collector converter. The pulses that come from the prohibition circuit 10 are fed to the input of the counter 12, which counts them and transmits them to the AND indication circuit. Using the code comparison circuit 13, the counter is compared with the display circuit code. This is necessary in order to eliminate the flashing of numbers in the counting process. After comparing the codes, the counter 12 is reset to zero using the reset circuit 11. After that, the device is ready for the next measurement-.

Предлагаемое устройство позвол ет значительно повысить быстродействие измерений за счет пр мого отсчета значений коэффициента усилени испытуемых транзисторов, что существенно повышает производительность труда при контроле большого количества транзисторов.The proposed device makes it possible to significantly increase the measurement performance by directly counting the values of the gain of the tested transistors, which significantly increases the productivity of labor while controlling a large number of transistors.

Claims

1. USSR author's certificate

No. 387305, cl. G 01 R L / 26, 27-09.71.

2. Patent of the GDR W 33218,: 0 cl. G 01 R 11/02, 1965.

3. USSR author's certificate

No. 519636, cl. G 01 R 31/26, 30.06.76 (prototype).