SU951701A1 - Устройство задержки - Google Patents

Description

1

Изобретение относитс  к импульсной технике и автоматике.

Известны устройства задержки, содержащие два транзистора, коллекторы которых соединены между собой и подключены к диоду и реле, другие выводы которых через первый резистор подключены к шине питани . К эмиттеру первого транзистора подключена база второго транзистора, эмиттер которо- Q го подключен к общей шинео К базе первого транзистора подключены второй резистор, конденсатори третий резистор, при этом другой вывод вто рого резистора подключен к шине пи- ts тани , а другие выводы конденсатора и третьего резистора подключены к общей шине .

. Однако известные устройства иена- 20 дежны в работе, так как при кратковременном отключении напр жени  питани  конденсатор не успевает разр дитьс , в результате чего при повторном включении схемы не задерживают включение релео

Известно реле времени, содержащее ключевой транзистор, выходной транзистор , влкюченный по схеме эмиттерного повторител , в цепи которого включена обмотка исполнительного электромагнитного реле, врем задающую RC-цепь, выход которой подключен к входу ключевого транзистора, коллектор которого соединен с входом выходного транзистора и через резистор - с шиной источника питани  f 2.

При кратковременном отключении питани  конденсатор врем задаюи ей RC- цепи не успевает полностью разр дитьс , в результате чего при по- вторном включении устройства оно отработает другую выдержку времени, т.е. точность известного устройства недостаточна.

Claims (1)

1. Целью изобретени   вл етс  повышение точности. .3 Поставленна  цель достигаетс  тем, что в устройство задержки, содержащее врем задащий конденсатор, соединенный одной обкладкой с базой ключевого транзистора, коллектор которого подключен через резистор к положительной шине источника питани  и соединен с базой выходного транзистора, включенного по схеме эмиттерного повторител  с обмоткой исполнительного реле в качестве на-г грузки, врем задающий резистор, введен ограничительный резистор, включенный между базой ключевого транзистора и отрицательной шиной источника питани , при этом втора  обклад ка врем задающего конденсатора соединена с эмиттером выходного транзистора , а врем задающий резистор включен в эмиттерную цепь ключевого транзистора. На чертеже представлена принципиальна  электрическа  схема устройств задержки. Устройство задержки содержит ключевой транзистор 1, коллектор кото-, рого подключен к резистору 2 и к базе выходного транзистора 3, коллектор которого и другой вывод резистора 2 подключены в шине питани  Эмиттер транзистора 3 подключен к обмотке исполнительного реле, диоду 5 и через конденсатор 6 - к ограничительному резистору 7 и к базе транзистора 1, эмиттер которого подключен к врем задающему резистору 8 При этом, другие выводы резисторов 7 и 8, диода 5 и обмотки 4 подключены к общей шине Устройство задержки работает следующим образом. При включении напр жени  питани  через транзистор 3 начинает протекать ток. Конденсатор 6 начинает зар жатьс  через транзистор 3 и переход база - эмиттер транзистора 1. По вление базового тока транзистора 1 вызывает рост коллекторного тока транзистора 1, что, в свою очередь, вызывает падение потенциала на базе транзистора 3 и замедление роста тока через транзистор 3 и обмотку реле. С течением времени ток зар да конденсатора 6 уменьшаетс , что вызывает уменьшение тока транзистора 1 и увеличение потенциала на базе транзистора. Соответственно, ток 14 транзистора 3 увеличиваетс  и в определенный момент времени достигает значени , необходимого дл  срабатывани  реле . В установившемс  режиме ток зар да конденсатора 6 равен нулю, транзистс 1 находитс  в закрытом состо нии , которое обеспечиваетс  резистором 8 в цепи эммитера транзистора 1 Через транзистор 3 и обмотку -реле протекает ток, необходимый дл  поддержани  реле в рабочем состо нии. Диод 5, включенный параллельно обмотке А деле, служит дл  подавлени  противо-ЭДС, возникающей на обмотке реле . При отключении напр жени  питани  конденсатор 6 быстро разр жаетс  через резистор 7 и обмотку k реле и устройство задержки возвращаетс  в исходное состо ние. При повторном включении процесс повтор етс  сначала. Предлагаемое устройство задержки выгодно отличаетс  от прототипа тем, что повышаетс  точность работы устройства, так как обеспечиваетс  быстрое возвращение его в исходное состо ние при кратковременном отключении напр жени  питани . Формула изобретени  Устройство задержки, содержащее врем задающий конденсатор, соединенный одной обкладкой с базой ключевого транзистора, коллектор которого подключен через резистор к положительной шине источника питани  и соединен с базой выходного транзистора , включенного по схеме эмиттерного повторител  с обмоткой исполнительного реле в качестве нагрузки , врем задающий резистор, отличающеес  тем, что, с целью повышени  точности при кратковременном отключении источника питани , в него введен ограничительный резистор, включенный между базой ключевого транзистора и отрицательной шиной источника питани , при этом втора  обкладка врем задающего конденсатора соединена с эмиттером выходного транзистора, а врем задающий резистор включен в эмиттерную цепь ключевого транзистора.

   59517016:

   Источники информации, 2, Патент ЧССР If 135762,

   прин тые во внимание при экспертизекл. 21 аЧ37/58, опублик. 15.03.70

   1 .АппаратЙО фирмы Маrants, США.(прототип).