Claims (2)
25 первьлм входом второго элемента И, а выходы оперативного запоминающего устройства подключены к входам цифроаналогового преобразовател , а также блок пам ти, счетчик импуль30 сов, дешифратор, элемент ИЛИ, коммутатор и генератор тактовых импуль сов, информационный выход блока инф мации соединен с информационными входами блока пам ти и формировател адреса, выходы которого через дешиф ратор подключены к первому входу коммутатора, второй вход которого соединен через второй элемент И с выходом генератора тактовых импульсов , первый выход коммутатора соединен с первым входом элемента ИЛИ, второй вход которого через первый элемент И подключен к третьему управл ющему выходу блока ввода информации, четвертый и п тый выходы которого соответственно подклю чены к входу блока пам ти и к первому входу формировател адреса, второй вход которого соединен с выходом элемента ИЛИ, а третий вход подключен к выходу счетчика импульсов и к входу записи состо ни счет чика импульсов,, вычитающий вход кот рого соединен с вторым выходом коммутатора , разр дные входы счетчика импульсов подключены к выходам блок пам ти. На чертеже представлена функциональна схема программируемого гене ратора импульсов. Генератор содержит блок 1 ввода информации, оперативное запоминающее устройство .ОЗУ) 2, цифроаналоговый преобразователь (ЦАП ) 3, дешифратор 4, блок 5 пам ти, счетчик импульсов, формирователь 7 адреса, элементы И 8,9, генератор 10 тактовых импульсов, элемент ИЛИ 11, коммутатор 12. Блок 1 ввода информации служит дл ввода информации в ОЗУ 2., записи кода скважности (полочки) в блок 5 пам ти,а также дл управлени режимо работы генератора (ввод информации или генераци . Блоком 1 ввода инфор мации может служить ЦЭВМ, фотосчитывёцощее устройство с перфоленты, накопитель на магнитной ленте и др. ОЗУ 2 выполн ет функции кодового фун ционального преобразовател , где каж дой кодовой комбинации текущего адреса ставитс в соответствие выход ной код, несущий информацию о значении сигнала в данный момент времени ЦАП 3 необходим дл преобразовани последовательности кодовых комбинаци в огибающую видеоимпульса. Счетчик 6 и блок 5 пам ти служат дл формирова ни периода и скважности радиоимпуль сов , а формирователь 7 адреса - дл формировани адреса чейки ОЗУ 2 в процессе записи и генерации. Общий принцип работы генератора состоит в записи таблицы истинности ОЗУ 2, записи кода скважности в блок 5 пам ти с последующим последователь ным периодическим считыванием цифровой информации с преобразованием ее в аналоговый сигнал. Генератор имеет два режима работы | ввод информации - программирование таблицы истинности ОЗУ 2 и записи кода скважности в блок 5 пам ти и генераци - периодическое считывание записанной в ОЗУ 2 информации с преобразованием ее в аналоговый сигнал. Формирование заданной скважности осуществл етс путем считывани чейки ОЗУ 2 с максимальным адресом заданное число раз, код которого хранитс в блоке 5 пам ти. В режиме ввода информации генератор работает следующим образом. В исходном состо нии на выходе управлени блока 1 устанавливаетс , что соответствует запрету прохождени с генератора 10 тактовых импульсов через злемент И 9 и далее через коммутатор 12 и элемент НЛИ 11 на формирователь 7. На другом выходе управлени блока 1 устанавливаетс 1, что соответствует разрешению прохождени импульса с блока 1 через элемент И 8 и элемент ИЛИ 11 на счетный выход формировател 7. Далее на информационном выходе блока 1 устанавливаетс код числа, значение которого соответствует требуемому количеству раз считывани максимальной чейки ОЗУ-2 и который импульсом с выхода блока 1 записываетс в блок 5 пам ти. Затем на информационном выходе блока 1 устанавливаетс код адреса нулевой чейки ОЗУ 2, который импульсом с выхода блока 1 записываетс в формирователь 7, на выходе которого устанавливаетс код адреса нулевой чейки ОЗУ 2. Дешифратор максимального адреса не срабатывает и на его выходе стоит О. Далее на инфор-. мационном выходе блока 1 устанавливаетс первое слово массива данных. Кажда чейка ОЗУ 2 вл етс т-разр дной, а информаци , записываема в ОЗУ 2, представл ет собой последовательность т-разр дных двоичных чисел (слов), значени которых пропорциональны соответствующим значени м исходного сигнала. Первое слово массива данных передним фронтом импульса с выхода блока 1 записываетс в нулевую чейку ОЗУ 2. Задний фронт импульса с выхода блока 1 через элемент И 8 и элемент ИЛИ 11 поступает на счетный вход формировател 7, который формирует на своем выходе код адреса следующей чейки ОЗУ 2. На информационном выходе блока 1 ycтaнaвлиJвaeтc теперь второе слово массива данных, которое оп ть передним фронтом импульса с выхода блока 1 записываетс в первую чейку ОЗУ 2, а его задний фронт импульса устанавливает на выходе формировател 7 код адреса второй чейки ОЗУ 2 и т.д. Объем массива данных определ етс количеством слов в ОЗУ 2. После окончани процесса записи устройство переводитс в режим генерации записанного сигнала. Дл эт го на выходе управлени устанавлива етс 1, что соответствует прохождению тактовых импульсов через элемент И 9 на коммутатор 12. Сигнал, снимаемый с выхода генератора 10 тактовых импульсов, представл ющий собой периодическую последовательность импульсов, пройд Через элемент И 9 и коммутатор 12, посту ает или на вычитаюгдий вход счетчика б, или на вход элемента ИЛИ 11, что определ етс входом управлени коммутатора 12 , который соединен, с выходом дешифратора 4. Логический О на выходе дешифратора 4 соответствует любому адресу ОЗУ 2, кроме максимального, которому на выходе дешифратора 4 соответству ет 1. Логический О на управл ющем- входе коммутатора 12 соответствует прохождение тактовых импульсов на вход элемента ИЛИ 11, 1 - прохождению тактовых импульсов на вычитающий вход счетчика б. В исходном состо нии код ад реса ОЗУ 2 може.т быть произвольным Предположим, что он не максимальный , следовательно на выходе дешифратора в исходном состо нии стоит О, .и тактовые импульсы проход т через элемент ИЛИ 11 на счетный вход Формировател 7. Периодическа последовательность импульсов на сче ном входе формировател 7 вызывает изменение адреса на его выходе , что в свою очередь приводит к последовательному опросу чеек ОЗУ Когда на выходе формировател 7 фор мируетс адрес последней чейки ОЗУ 2, срабатывает дешифратор 4, н его выходе по вл етс 1 и тактовые импульсы поступают на вычитающий вход счетчика 6, который умень шает свое состо ние с кодовой комбинации , хран щейс в блоке 5 пам ти , до нулевой чейки. В это врем считываетс информаци макси мальной чейки ОЗУ 2. Выход счетчи ка б , вл ющийс выходом дешифрато ра нулевого состо ни счетчика, пе писывает кодовую комбинацию из блока 5 пам ти в счетчик б по вход синхронизации и обнул ет адрес,, формируемый формирователем 7. На выходе дешифратора 4 устанавливаетс оп ть О, и тактовые импульсы снова поступают на формирователь 7. Цифрова информаци о значени х сигнала, считываема с последовательно перебираемых чеек ОЗУ 2, а затем только с. последней чейки ОЗУ 2, с помощью ЦАП 3 преобразуетс в аналоговый сигнал. Таким образом, предлагаемый генератор по сравнению с известным, позвол ет генерировать импульсы любого заданного закона и любой заданной скважности, при значительном упрощении функциональной схемы. Формула изобретени . Программируемый генератор импуль .сов, содержсцций блок ввода информации , информационный выход которого подключен к информационным входам оперативного запоминающего устройства , адресные входы которого соединены с выходами формировател адреса, первый управл ющий выход блока ввода информации подключен к входу оперативного запоминающего устройства и к первому входу первого элемента И, второй управл ющий выход блока ввода информации соединен с первым входом второго элемента И, а выходы оперативного запоминающего устройства подключены к входам цифроаналогового преобразовател , а также блок пам ти, счетчик импульсов, дешифратор, элемент ИЛИ, коммутатор и генератор тактовых импульсов, отличающи йс тем, что, с целью упрощени устройства , информационный выход блока информации соединен с информационными входами блока пам ти и формировател адреса, выходы которого через дешифратор подключены к первому входу коммутатора, второй вход которого соединен через второй элемент И с выходом генератора тактовых импульсов , первый выход коммутатора соединен с первым входом элемента ИЛИ, второй вход которого через первый элемент И подключен к третьему управл ющему выходу блока ввода информации , четвертый и п тый выходы которого соответственно подключены к входу блока пам ти и к первому входу формировател адреса, второй вход которого соединен с выходом элемента ИЛИ, а третий вход подключен к выходу счетчика импульсов и к входу записи состо ни счетчика импульсов, вычитающий вход которого соединен с вторым выходом коммутатора , разр дные входы счетчика импульсов подключены к выходам блока пам ти. Источники информации, прин тые во внимание при экспертизе 1.Маслов И.В. и др. О цифровом синтезе гармонических сигналов. Техника средств св зи. Сер. Радиоизмерительна техника, вып. 6., 1977, с.1-9, рис. 2. 25 the first input of the second element And, and the outputs of the random access memory are connected to the inputs of the digital-to-analog converter, as well as a memory unit, a pulse counter, a decoder, an OR element, a switch and a clock generator, the information output of the information block is connected to the information inputs of the unit the memory and the address driver, the outputs of which are connected to the first input of the switch through the decoder, the second input of which is connected through the second element I to the output of the clock generator, the first output to The commutator is connected to the first input of the OR element, the second input of which is connected via the first element I to the third control output of the information input unit, the fourth and fifth outputs of which are respectively connected to the input of the memory block and to the first input of the address raiser, the second input of which is connected with the output of the OR element, and the third input is connected to the output of the pulse counter and to the recording input of the state of the pulse counter, the subtractive input of which is connected to the second output of the switch, the discharge inputs of the pulse counter yucheny to the outputs of the memory block. The drawing shows the functional diagram of the programmable pulse generator. The generator contains information input unit 1, random access memory. RAM) 2, digital-to-analog converter (D / A converter) 3, decoder 4, memory block 5, pulse counter, address driver 7, AND elements 8.9, 10 clock pulse generator, OR element 11, a switch 12. The information input unit 1 serves to input information into the RAM 2., write the duty ratio code (shelf) to the memory unit 5, and also to control the generator operation mode (information input or generation. Information input unit 1 can be Digital Computer, Photo Reading Device with Perfole you, a tape drive, etc. RAM 2 performs the functions of a code function converter, where each code combination of the current address corresponds to an output code that carries information about the signal value at a given time in the DAC 3 The counter 6 and the memory block 5 serve to form the period and the duty cycle of the radio pulses, and the address shaper 7 to form the address of the RAM cell 2 during recording and generation. The general principle of operation of the generator is to write the truth table of RAM 2, write the duty cycle code to memory block 5 with subsequent sequential periodic reading of digital information with its conversion into an analog signal. The generator has two modes of operation | information input - programming the truth table of RAM 2 and writing the duty cycle code into memory block 5 and generation - periodically reading the information recorded in RAM 2 with its conversion into an analog signal. The formation of a given duty cycle is performed by reading the RAM cell 2 with the maximum address a specified number of times, the code of which is stored in memory block 5. In the information input mode, the generator operates as follows. In the initial state, the output of the control unit 1 is set, which corresponds to the prohibition of the passage of 10 clock pulses through the element 9 and further through the switch 12 and the element NLI 11 to the driver 7. At the other control output of the unit 1 it is set 1, which corresponds to the passage resolution the pulse from block 1 through the element AND 8 and the element OR 11 to the counting output of the former 7. Next, at the information output of block 1, a code of the number is set, the value of which corresponds to the required number of times of reading cial RAM cell-2 and which pulse output from unit 1 is recorded in the memory unit 5. Then, at the information output of block 1, the address code of the zero cell of RAM 2 is set, which impulses from the output of block 1 to the shaper 7, the output of which sets the address code of the zero cell of RAM 2. The maximum address decoder does not work and O stands at its output. information The block 1 output is set to the first word of the data array. Each cell of RAM 2 is t-bit, and the information recorded in RAM 2 is a sequence of t-bit binary numbers (words) whose values are proportional to the corresponding values of the original signal. The first word of the data array with the leading edge of the pulse from the output of block 1 is written to the zero cell of RAM 2. The leading edge of the pulse from the output of block 1 is through the element AND 8 and the element OR 11 enters the counting input of the driver 7, which forms at its output the address code of the next RAM cell 2. At the information output of block 1, the second word of the data array, which again with the leading edge of the pulse from the output of block 1, is written to the first cell of RAM 2, is now set to the first edge of the pulse, and at the back of the former, the pulse edge sets the address code Ora RAM cell 2, etc. The volume of the data array is determined by the number of words in the RAM 2. After the end of the recording process, the device is switched to the generation mode of the recorded signal. For this, the control output is set to 1, which corresponds to the passage of clock pulses through AND 9 to switch 12. The signal taken from the generator output of 10 clock pulses, which is a periodic sequence of pulses, passes through AND 9 and switch 12, the post either on the subtraction of the input of the counter b, or on the input of the element OR 11, which is determined by the control input of the switch 12, which is connected to the output of the decoder 4. A logical O on the output of the decoder 4 corresponds to any address of the RAM 2, chrome maximum to which the output of the decoder 4 corresponds to a logical 1. On yuschem- to the control input of switch 12 corresponds to the passage of clock pulses to the input of OR gate 11, 1 - passage of clock pulses to the subtracting input of counter used. In the initial state, the code of the address of RAM 2 can be arbitrary. Suppose that it is not the maximum, therefore at the output of the decoder in the initial state is O, and the clock pulses pass through the element OR 11 to the counting input of the Former 7. Periodic sequence of pulses at the input of the driver 7 causes a change in the address at its output, which in turn leads to sequential polling of the RAM cells. When the address of the last RAM cell 2 is formed at the output of the driver 7, the decoder 4 is triggered. 1 appears and the clock pulses go to the subtracting input of counter 6, which reduces its state from the code pattern stored in memory block 5 to the zero cell. At this time, the information of the maximum cell of RAM 2 is read. The output of the counter b, which is the output of the zero state decoder, writes the code combination from memory block 5 to the counter b via the synchronization input and zeroes the address formed by the driver 7 The output of the decoder 4 is set again, O, and the clock pulses are again fed to the imaging unit 7. Digital information about the signal values read from sequentially enumerated RAM cells 2, and then only with. the last cell of RAM 2 is converted into an analog signal by a DAC 3. Thus, the proposed generator, in comparison with the known, allows generating pulses of any given law and any given duty cycle, with a significant simplification of the functional circuit. Claims. A programmable pulse generator, containing an information input unit, the information output of which is connected to the information inputs of a random access memory, whose address inputs are connected to the outputs of the address generator, the first control output of the information input unit and the first input of the first element And, the second control output of the information input unit is connected to the first input of the second element I, and the outputs of the operational storage device to the inputs of a D / A converter, as well as a memory block, pulse counter, decoder, OR element, switch and clock generator, which are different in that, in order to simplify the device, the information output of the information block is connected to the information inputs of the memory block and driver addresses whose outputs through the decoder are connected to the first input of the switch, the second input of which is connected via the second element I to the output of the clock generator, the first output of the switch is connected to the first input ohm of the OR element, the second input of which through the first element AND is connected to the third control output of the information input unit, the fourth and fifth outputs of which are respectively connected to the input of the memory unit and to the first input of the address generator, the second input of which is connected to the output of the OR element, The third input is connected to the output of the pulse counter and to the recording input of the state of the pulse counter, the subtractive input of which is connected to the second output of the switch, the discharge inputs of the pulse counter are connected to the outputs of the memory block. Sources of information taken into account in the examination 1. Maslov I.V. et al. On digital synthesis of harmonic signals. Communications equipment. Ser. Radio measuring equipment, vol. 6., 1977, pp.1-9, fig. 2
2.Авторское свидетельство СССР по за вке 2920478,кл.Н 03 К 3/72, 01.05.80.2. USSR author's certificate according to the application 2920478, cl. N 03 K 3/72, 01.05.80.