SU940213A1 - Устройство дл отображени графической информации на экране электронно-лучевой трубки - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использо&ано при построении устройств и систем отображени  информации.

Известны аналоговые устройства, позвол ющие отображать на экране электроннолучевой трубки графическую информациюВ этом устройстве формирование сигналов , подаваемых на выхоонью каскацы и систему отклонени  электроннолучевой JQ трубки, производитс  с помощью схем, состо щих из цнфференциальньрс усилителей , аналоговых интеграторов, аналоговых умножителей l.

Обшим недостатком этих устройств

 вл етс  низка  точность формируемых сигналов отклонени , что приводит к искажени м информации, неприемлемым в большинстве современных рациотехничес- 20 ких информационных систем.

Наиболее близким по технической сущности к предлагаемому устройству  вл5 етс  цифровой генератор графической информации , содержащий по каждой из координат первый цифро-аналоговый преобразователь (ЦАП) и усилитель посто нного тока (УПТ), подключенный к отклон ющей системе электроннолучевой трубки (ЭЛТ),блок управлени , первый вход которого соединен с кодовой шиной данных ,  вл ющейс  первым входом устройства и подключенной к первому входу блока синхронизации, второй вход блока управлени  подключен к кодовой шине адресов,  вл ющейс  вторым входом устройства 2,

Существенным недостатком этого усг

Claims (2)

15 ройсгва  вл етс  мала  скорость отображени  векторной графической информации, ограниченна  быстродействием цифровых элементов, формирующих сигналы отклонени . При использовании дл  построени  этого устройства, например, цифровых микросхем серии 155 и выборе частоты синхронизации, равной ВмГц, вектор максимальной длины на современной ЗЛТ, 394 имеющей элементов разрешени , отобргэжаегс  за врем  -166 НС (Z°-l) --170 -340 МКС, . что снижает общий обьем отображаемой информации и не соответствует требовани  м, предь вл емым к современным рацио техническим информационным системам. Цель изобретеш1  - повышение быстро действи  устройства. Поставленна  цель достигаетс  тем, что в устройство, содержащее по каждой из координат первые цифро-аналоговые преобразователи (ЦАП ) и усилитель посто нного тока (УПТ), подключенный к отклон ющей системе ЭЛТ, блок управлени , первый вход которого соединен с кодовой шиной данных,  вл ющейс  первым входом устройства и подключенной к первому входу блока синхронизации, второй вход блока управлени  подключен к кодовой шине адресов,  вл ющейс  вторым входом устройства, введены по каждой из координат первые регистры, входы которы соединены с кодовой шиной данных, первые и вторые умножители, первые входы которых соединены с выходами первых регистров, вторые регистры, выходы которых подключены к входам первых ЦАП, коммутаторы по координатам X и У, первые входы которых соединены с кодовой шиной данных, вторые входы - с выходами первых умножителей, третьи входы -, с выходами вторых умтшжителей, вычислители , первые входы которых соединены с выходами Коммутаторов по кооршшатам X и У, вторые входы - с выходами вторых регистров, а выходы подключены к входам вторых регистров, последовательно соединенные между собой сумматор и блок пам ти, выход которого подключен к входу УПТ, первые входы сумматоров со единены с вькодами первых ЦАП, а также последовательно соединенные интегратор , вторые ЦАП и третьи регистры, входы которых соединены с выходами вычислителей , выходы интеграторов - с вто рыми входами сумматоров, компаратор, выход которого подключен к модул тору ЭЛТ, первый коммутатор, входы которого соединены с соответствующими выходами вычислителей, четвертый регистр, вход которого соединен с выходом первого коммутатора, и третий ЦАП, вход которого соединен с выходом четвертого регистра , а выход соединен с первым входом компараторов, второй коммутатор, входы которого ггоцключены к соответствующим выходам интеграторов, а выход - к вто34 рому входу компаратора, п тый регистр, вход которого соединен с кодовой шиной данных, Д выход - с вторым входом вторых умножителей, делитель частоты, вход которого  вл етс  третьим входом устройства , а выход соеш-гнен с вторым входом блока синхронизации, с вторым входом первых умножителей и третьим входом блока управлени , причем выход блока синхронизации подключен к четвертому входу блока управлени . На чертеже представлэна структурна  схема устройства отображени  графической информации на экране электроннолучевой трубки. Устройство содержит по каждой из координат первые регистры 1,2, первые умножители 3, 4, вторые умножители 5, 6, коммутаторы 7, 8 по координатам X и У, вычислители 9, Ю, вторые регистры 11, 12, первые цифро-аналоговые преобразователи (ЦАП) 13, 14, сумматоры 15, 16, блоки 17, 18 пам ти, усилители 19, 2О посто нного гока, ЭЛТ 21, третьи регистры 22, 23, вторые ЦАП 24, 25, интеграторы 26, 27, первый коммутатор 28, четвертый регистр 29, третий ЦАП 30, компаратор 3 1, второй коммутатор 32, п тый регистр 33, блок; 34 управлени , делитель 35 частоты, блок 36 синхронизации, кодовую шину 37 данных и кодовую шину 38 адресов. Кодова  шина 37 данных предназначена дл  подачи информационных кодов, необходимых дл  отображени  графической ш формации (командных слов, кодов Р Sivifb I наклона вектора, кода « длины вектора, кода К масштабного коэффициента дл  выбора необходимой скорости отображени  первичной развертки, кодов начальной позиции X Q и УО ). Кодова  шина 38 адресов предназначена ДЛЯ подачи кодов адресов, определ ющих конкретный приемник кодовой информации. Третий вход устройства предназначен дл  подачи синхросерии частот Го . При отображении векторов и линий развертки в каждый момент времени должно выполн тьс  соотношение межс сигналами отклонени  по ортогональным ос м X и У -хо Y-YO Sihp COS 5 где X . Ур - координаты начальной точки вектора (линии развергки ); 5f) X, У - кооршшагы текущей точки векгора (лишга развертки); р) - угол наклона относительно Учитыба , что У ot-coS 3, где ftтекуща  длина вектора (лини  развертки) после дифференцировани  получим . di at(2) Интегриру  его выражение, имеем Т iHp)J,-Hr-dt (3) Х-Хо Представл   полученный интеграл в виде суммы интегралов меньшей велич{ш получим выражение, математически опис вающее принцип используемого в устройстве цифро-аналогового отображени  векторов Х- Хо - I (1И J К-о Аналогично ЪCK+1)AT-jL (COSP-J-Trdt)KM (5) .,-01У.ТOtКак видно из выражений (4) и (5), дл  отображени  вектора (линий развертки ) необходимо формировать по обеим ос м цифровые ступенчатые функции (6) к-о Ьль X VotScosp-И.ЛТ ° ic-o (7) при ДоС , выбираемом равнык 2 элементов разрешени  экрана, и сглалшвать их аналоговыми сигналами интеграторов . ( и)лТ dl ,, t , --51ир,| КЛТ (8) (.К41)лТ, V-cosftJ -lkcit A L+ -г (э) дт Соответствующим выбором разр дностей цифровых функций и величин сглаживающих сигналов можно наилучшим об разом совместно реализовать противоречивые требовани  к быстродействию и точности формируемых сигналов отклонени  по ос м X и У. Дл  пратзвольной (с точки до элемен та разрешени  экрана ЭЛТ) установки оливы вектора (линии развертки) его ра р дность должна быть равна N , так чтобы 2 У1 - числу элементов разрешени  на экране. Эти N разр дов цел т с  на В + А, пр{че т коц, заштсанный в 36 в старших разр дах, определ ет число полных приращений цифровой ступенч гой функции (6), (7), а код, записанный в А младших разр дов, величину остаточного участка Л Р До:

2. Момент окончани  написани  вектора (линн  развертки) определ етс  по мокюнту равенства, при отображении остаточного участка линии, сигналов интеграторов (8) , (9) с заоанее вычисленными уровн ми АХп и дУд по каждой из координат В1И(Ъ(10) ДХ - Д(1 (11) где ДРо- число,- содержащее В А младших разр дов кода cL , Управление работой всего устройства осуществл етс  единым блоком 34 управлени . Перед началом отображени  очередного вектора (линии развертки) блок 3 управлени  производит дешифрацию кодов адресов, приход щих По LUIIHG 38, и в соответствии с этими кодами вьфобатывает импульсы записи, которыми записываютс  в соогветсгвутощие блоки устройства информационные коды, синхронно поступаквдке по шине 37 данных. Принима  с выхода делител  35 частоты серию импульсов /( , блок 34 управлени  фop  Iрует серию , задержанную относительно на полов шу периода. Эти серии хронизируют работу всех блоков устройства . Блок 34 управлени  фop пIpyeт сигналы , управл ющие работой коммутаторов 7(8) по коорцинатам X и У, первого коммутатора 28, второго коммутатора 32, вычислителей 9( Ю), компаратора 31. По записанному в блок управлени  коду масштабного коэффициента К он производит выбор Посто нных времени интегрировани  и форктруег сигнал, управл ющий делитеJKM 35 частоты. Кроме того, блок 34 управлени  выполн ет логическую операцию Исключающее ИЛИ дл  второ- го и третьего разр дов кода |5 , записываемых с кодовой шины 37. данных в его внутреннюю пам ть. Эта операци  позвол ет определить ось, по которой сигнал отклонени  дл  каждого угла J5 имеет большую величину, и выдать соответствующие управл ющие сигналы на первый коммутатор 28 и второй коммутатор 32, Делитель 35 частоты произвоштт необходимое деление входной частоты f „ . При отображении векторов Koa}i({jimteHT делени  равен едшпще. При огобрпжешти . 7,94 линий развертки частота f на выхоце делител  35 частоты огтрецел етс  управ- л юишм сигналом, формируемым блоком 34 управлени . Блок 36 синхронизации вычисл ет в ре ме1шой интервал, в тече1ше которого фор мируютс  полные приращени  цифровой ступенчатой функции. Блок36 синхронизации , по сути  вл ющийс  преобразователем код-врем , может быть построен, например, на основе цифрового счетчика, в который через кодовую шину 37 данных заноситс  в обратном коде В старших разр дов кода длины вектора (линии развертки ) об , дешифратора нулевого кода и триггера, запоминакадего выхош ой сигнал дешифратора. С.выхода делител  35 частоты на второй вход блока 36 синхронизации подаетс  пачка имтгульсов частоты . При этом блок 36 синхрониза ции выдает сигнал окончани  временного интервала после прохождени  числа импульсов , равного числу, записанному в В старших разр дах кода плюс 1. В первый регистр 1 по оси X и 2 по оси У записываютс  коды тригонометрических фун1щий 51 и 5 и cosp ,. которые хран тс  там в течение всего времени отображени  вектора или линии развертки. Первые умноисители 3 и 4 по калсдой из координат используетс  дл  вы шслени приращений л X и AY CC fbAci дл  цифровых ступенчатых функций {6} и (7). Вычисхение производитс  путем временного умножени  пачки импульсов i, поступающей с делител  35 частоты на вторые входы этих элементов, на коды и cosp I снимаемые с первых регистров 1 и 2 по каждой из координат. Умножители 3 и 4 могут быть реализова- ны, например, на основе интегратора с параллельным переносом. Вторые умно кители 5 и 6 по кансдой из координат  вл ютс  умножител ми типа код на Код. С их помощью вычисл ютс  значеьш  ортогональных соптавл ю- щих Л Xj и дУр остаточного участка линии , величина которого uR записана в А младших разр дах кода с{. . Коды sinp и Со5 Р подаютс  на первые входы вторых умножителей 5 и 6 по из координат , а А разр дов кода оС поступают на второй вход с выхода п того регистра 33 который выполн ет роль регистра пам ти, получающего эту информацию с кодовой шины 37 данных. В соответствии с управл ющими сигналами от блока 34 управлени  через коммутаторы 7 и 8 по координатам X и У по каждой из координат 38 производитс  пропускание либо кода Х и Ур начальной точки линии с кодовой шины 37 данньгх, либо кода ДХ и дУ с выхода первых ум1ожителей 3 и 4 по каждой из Координат, либо кода Хр и Л УК с выходов вторых умножителей 5 и 6 по каждой из коор.динат. Вычислители 9 и 1О (АЛУ) по каждой из Координат выполн ют с/юдующие . арифметические и логические функции: 1)F 1) 2)F - С 3)F С +Б 4)F С -D 5)F О На первые входы вычислителей 9 и 10 поступают коды с выхода коммутаторсй 7 и 8. На вторые входы поступают коды с выхода вторых регистров II и 12. Выбор функции работы вычис/штелей 9 и 1О осуществл етс  блоком 34 управле-. Ы . Вычислители 9 и 10 по каждой из координат, выполн юише перечиследа1ые функции, могут быть реализованы, например , на основе микросхем АЛУ типа 155ИПЗ, количество которых выбираетс  в соответствии с требуемой разр дностью , и схемами ускоренного переноса 155ИП4. Первью цифро-аналоговые преобразователи 13 и 15 на каждой из координат преобразуют цифровой код функций (6) и (7) в аналоговый сигнал соответствующей величины. Они содержат внутненние avreMeHTU пам ти (дополнительные регистры ) 39 и 4О и преобразователи 41 и 42 код-ток по каждой из кооршшат. Аналоговый сигнал, сглаживающий цифровую ступенчатую функцию, формируетс  в соответствии с выражени ми (8) и (9) после довательно соединенной цепочкой э/юментов по каждой из координат: третьи регистры 22(23) - вторые ЦАП 24 (25) - штеграторы 26(27). Перец началом очередного периода к йТ сглажива ш  цифрс&ой функции в третьи регистры 22 и 23 по каждой из координат загшсьтаетс  код подынтегральной величшгы ЛХ и ЛУ Вторые ЦАП 24 и 25 преобразуют этот код в аналоговый сигнал нужной пол рности, определ емый кодом знака соответствующей тригонометрической функшш (т.е. ориентацией линии), поступающий от блока 34 управлени , куда он записан с кодовой шины 37 данных. Интеграторы 26 и 27 по каждой из коор994 оинаг формируют сигна; описываемый выражени ми (8) и (9). Сумматорами 15 и 16 т каждой из координат осуществл етс  суммирование сигналов с выходов первых ЦАП 13 и 14 и выходных сигналов интеграгорш 26 и 27. Сумматоры 15 и 16 могут быть реалнзсжаны , например, путем подключени  токового выхода интеграторов 26 и 27 к точке суммировани  (с малым входным сопротивлением) разр дных токов первых ЦАП 13 и 14. На выходе сумматоров 15 и 16 формируетс  пилообовзный сигнал , описываемый выражени ми (4) и (5) : Дл  исключени  вли ни  выгбросов в Пйлообракюм сигнале, возникающих по каждой из координат в моменты обнулени интеграторов 26 (27) и изменени  кода в дополнительном регистре 39(4О) ЦАП 13(.14), в устройстве примен ютс  блоки 17( 18) пам ти. Они состо т из ключевого элемента 43(44) к аналогового запоминающего элемента 45(46), например конденсатора. На врем  выброса и следующего за. ним переходного процесса в первых ЦАП 13 и 14 и интеграторах 26 и 27 ключевые элементы 43 и 44 размыкаютс  сиг налом от блока 34 управлени , при этом на аналоговых запоминатсщих элементах 45 и 46 запоминаютс  уровни напр жени  до начала выброса. Усилители 19 и 20 посто нного тока усиливают сигнал с выхода блоков 17 и IS пам ти до величины, достаточной дл  подачи в отклон ющую систему ЭЛТ 2 I, котора  осуществл ет отклонение луча в любую точку экрана. Первый ко ммутатор 28 предназначен дл  пропускани  в цепь управлени  выключени  подсвета, состо щую из четвертого регистра 29, третьего ЦАП 30 и компаратора 31, кода ортогональной составл ЕЮщей остаточного участка uR кода длины линии ot, имеющего большую величину ( йХ или ЛУ ), Управление пропусканием зависит от угла наклона линии Ь и осуществл етс  блоком 34 управлени  описанным выше способом . Аналогичным образом управл етс  и второй коммутатор 32, который пропускает сигнал интегратора 26 гош 27 по одной из координат с большей величинойотклшени . Коды ДХд или бУр с первого коммутатора 26 записываютс  В четвертый регистр 29 ив TpeibRM ЦАП 30 преобразуютс  с учетом знака Bivi Р) ( СО5р ) в аналоговый сигнал соот ветствующей пол р{1ости. Компаратор 3 1 в нужный интервал времени производит Сравнение сигналов с выхода третьего ЦАП 30 и второго коммутатора 32. При равенстве уровней в этом интервале времени компаратором 3 1 выключаетс  подсвет ЭЛТ. Устройство отображени  графической информации работает следующим образом. Перед началом отображени  вектора в устройство по кодовой щине 37 данных поступают коды, в соответствии с адресами, синхргашо приход щими по кодовой щине 38 адресов записываютс  в слеодтс цие блоки и элементы: код начального положени  Хд - во второй регистр 11 и в дшолнительный регистр 39первого ЦАП 13 по оси X; код начального положени  YO - о второй регистр 12 и в дополнительный регистр 40первого ЦАП 14 по оси У{ код Sinp - в первый регистр 1 по оси X; код cos (Ъ - во второй регистр 2 по оси Ч ; код длины вектора Ы|- старшие В разр дов - в бтж 36 синхронизашга, младшие А разр дов - в п тый регистр 33;код масштабного коэффициента - в блок 34 управлеш155 второй и третий разр ды кода угла р) - в блок 34 уп равлени ; коды знаков SlHP) и Cosp блок 34 управлени . Прн записи когдов Хд, 3 блок 34 управлени  обеспечивает их протсснсдение путем подключени  к выходу коммутатора 7 и 8 его первого входа и установки в вычислител х 9 и Ю 45Т1ИШИ F О. После момента i записи этих кодов к выходу коммутаторов 7 и 8 подключаетс  его третий вход. При этом на вы ходе вычислителей Р и 10 по координатам X и У к моменту начала напи- сани  вектора должны по витьс  вычисленные во вторых умножител х 5   6 код йХд и Л Уд . Больший из этих кодов через первый коммутатор 28 поступает на вход четвертого регистра 29.. Импульс начала линии (ИНЛ), который может вырабатыватьс  как блоком 34 управ;юнк , так и пргходить извне, записывает этот код в четвертый регистр 29 к включает делитель 35 частоты. В случае отображени  векгора вторичной информации выходна  частота делител  равна входной - fо Хронизаци  работы устройства произ«водитс  двум  сери ми f j и равной частоты и сдвинутыми в блоке 34 управлени  друг относительно друга на половину периода ЛТ. Сери  { определ ет моменты вычислени  первыми умножите1-19 3 и 4 и прир.1шений &Х иЛУ цифровой сгуттснчагой функции (в) и (7), загагси во вторых регистрах II и 1-2 значений этой функции, управл ет блоком 36 синхронизации. Сери  $2 управл ет загшсью коца приращений лХ и Д У в тре тьи регистры 22 и 23, зпписью кодов щгфровой ступенчатой функции (6) и (7) во внутреннее дополни тельных регистрах 39 и 40 первых цифро-аналоговых прообразователей 13 и 14, работой интегI aTopoB 26 и 27 и блоков 17 и 18 пам ти . После по влени  импульса начала линии блок 34 управлени  включает коммутаторы 7 и 8 в режим пропускани  ко- дов с выхода первых умножителей 3 и 4 Им же прс 1звоаитс  перезапись во вторы регт{стры 11 и 12 кода Х и Уд при вы полнении вьгчислител ми 9 и 10 функции , После эАЛУ 9 и 10 усганавливаетс . В момент -L первый импуль серии 2 ощшвреметш переписывает во внутренние дополнительные регистры 39 и 4О первых ЦАП 13 и 14 кодьт значени  цифровой функции (б) и (7) и в третьи регистры 22 и 23 - коды оргогонаЛ1 )Ных ДХ и Д У полных приражений Aoi Этим же импульсом размыкаютс  ключевые элементы 43 и 44 блоков 17 и 18 пам ти. По заднему фронту ил нульса замыкаютс  ключевые эпвмег1ты 43 и 44, включаютс  интеграторы 26 и 27 и начинаетс  формирование пилообразного сигнала (8) и (9) по каждой из координат с амплитудой, равной приращению miфровой ступенчатой функщш (6) и (7). Во врем  формировани  пилообразного сигнала вычислители 9 и Ю вычисл ют следутощий код цифровой ступенчатой функ ции (6) и (7) F С ± D , который ВТОрым импульсом серии f записываетс  во вторые регистры 11 и 12 и, вслед за этим, npotiycKaeT вычиспенныт первыми умножител ми 3 и 4. при поступлении того, же импульса f код йХ и &У слеоующего приращени  цифровой ступенчатой функции (6) и (7). Передним фронтом второго импульса серии обнул ютс  ингеграторы 26 и 27, размыкаютс  ключи 43 и 44 блоков 17 и 18 пам ти в дополнительные регистры 39 и 40 первых ЦАП 13 и 14 заносигс  новый код цифровой ступенчатой функции (6) и (7), а в третьи реггГстры 22 и 23 - коа нового прирашени  &Х и ДУ. После окончании этого импульса начинаетс  фop 4цpoвaниe нового пилообразного сигнала относительно jiOBoro уровн  цифровой функции. Далее формирование rto1312 лных .гфирашего5й цифровой ступенчатой функции и сглаживани  ее сигналом интегратора происходит аналогично. Блок 36 синхронизации считает импульсы серии f и после прохождени  их числа, равного (в + 1) (где в - число, aam-rcafmoe в В старших разр дах кода oL), выдает на блок управлени  соответствующий логический сигнал (момент -i ). При нулевом числе, содержащемс  в В старших разр дах кода, режим воспроизведени  остаточного участка устанавливаетс  сразу же. В интервал времени 5- t, при формировании последнего из полных пилообразных сигналов через вычислители 9 и 10 (режим F О) на входы третьих регистров 22 и 23 поступает код слео ющего полного приращени  по каждой из координат . После записи этого коца и начала формировашт  пилообразного сигнала по Каждой из координат (момент t) блок 34 управлени  включает компаратор 31, который определ ет момент павенствн большего пилообразного сигнала, проход щего через третий коммутатор 32, и уровн , равного ЛХ, и,ли . В момент равенства этих сигналов ( - ) компаратором 3 1 выключаетс  подсвет электроннолучевой трубки. В интервале времени -L g вычис .пители 9 и 1О выполн ют функции; F С. Таким образом, следующий импульс серии €( момент tg ) перезаписьюает во вторые регистры 11 и 12 ранее находившийс  там код. В интервале времени ig-Ь вычислители 9 и Ю выполн ют функцию F О, гак что импульс серии f(момент feg ) записывает в третьи регистры 22 и 23 по каждой из координат нулевой код. Однов земенно этим же импульсом, как и ранее, обнул ютс  интеграторы 26 и 27 и размыкаютс  на врем  переходных процессов ключевые элементы 43 и 44 блоков 17 и 18 пам ти по каждой из координат, После момента времени t вычислители 9 и 10 выполн ют функцию F ,С +1), причем на первый вход через коммутаторы 7 и 8по каждой из координат подаетс  код йХр) и ДУ  с выхода вторых умножителей 5 и 6, На выходе вычисл1ттелей 9и Ю формируетс  код, соответствующий конечной точке отображени  вектора, который импульсом в момент 4;-,, записываетс  во вторые рептстры 11 и 12, а в момент b-t- - в дополнительные регистры 39 и 4О первых ЦАП 13 и 14. При этом луч ЭЛТ кодом устанавливаетс  в конечную точку отображенниго 136 вектора и блоком 34 управлени  включаетс  подсвет трубки. Пос;кЦНИИ импульс серии f выцел егс  блоком 34 управлени  как импульс конца линии и может быть использован дл  установки в исходное состо ние всех элементов устройства и выдачи на любые внешние вычислительные и управл ющие блоки. Работа устройства при отображении линий развертки аналогична работе при отображении векторов вторично: информации с тем лишь отличием, что в соответствии с масштабирующим коэффициентом К измен етс  частота импульсов на выходе делител  35 частоты и устана вливаютс  другие посто нные времени ин теграторов 26 и 27 по каждой из коор танат. Таким образом, использование прецлагаемого устройства позволит отображать на экране ЭЛТ векторы вторичной инфор мадии с большей скоростью,что в сочетании с сохранением возможности воспро изведени  линий первичной развертки в этой же структуре удовлетвор ет требова ни м, предъ вл емым к устройствам отображени  информации радиотехнических информационных систем. , при условии, что современные ЭЛТ обеспечивают элементов разрешени  на диаметр трубки, код длины вектора должен выражатьс  11-разр дным Кодом. Если из них, например, разр дов испотьзовать как старшие и по ним формировать цифровую ступенчатую фушщию (6) и (7), а 4 разр да использовать как младшие и по ним формировать пилообраз ные сглаживающие сигналы (максимальной величины 2 16 элементам разрешени  экрана ЭЛТ), то врем  отображени вектора максимальной длины (cL .lllllllllll) составит при f l,5 мГц т« - пе gOfAKt -f,5 -10 « Формула изобретени  Устройство дл  отображени  графической информации на экране электроннолучевой трубки, содержащее по каждой из координат первые цифро-аналоговью прео разователи и усилиг1&ль ПОСТОЯННОГО) тока подключенный к отклон ющей системе : 314 электроннолучевой трубки, блок управлени , первый вход которого соединен с кодовой шиной данных,  вл ющейс  первым входом устройства и подключенной к первому входу блока синхронизации, второй вход блока управлени  подключен к кодовой шине адресов,  вл5пощейс  вторым входом устройства, отличаю- щ е е с   тем, что, с целью повышени  быстродействи  устройства, в него введены по каждой из координат первые реги:;тры , входы которых соединены с кодовой шиной данных, первые и вторые умножители , первые входы которых соединены с выходами nepBbtx регистров, вторые регистры, выходы которых подключены к входам первых цифр.о-аналоговых преобразователей, коммутаторы по коорцинатам X и У, первые вход1 1 которых с кодошой шиной данных, вторые входы - с выходами первых умножителе , третьи входы - с выходом вторых умножите юй, вычислители, первые входы которых соединены с выходами коммутаторов по координатам X и У, вторые входы - с выходами вторых реп стров , а выходы подключены к входам вторых регистров, послецовательно.сое- днне1шые сзгмматор к блок пам ти, выход которого подключен к вховдг усилитеЛ  ПОСТОЯННОГО тока, первые вхоцы сумматоров соединены с выходами первых цнфро-аналоговых преобразователей, а также последовательно соединенные интегратор , вторые цифро-аналоговые преобразователи и третьи регистры, входы которых соешгаены с выходами вычислителей, выходы интеграторов соединены с вторыми входами сумматоров, компаратор, выход которого подключен к модул тору электрсжнолучевой трубки, первый коммутатор, вхоцы которого соединены с соответствующими выхоцамн вычислителей, чегвергый регистр, вход которого соецннен с выходом первого коммутатора, и третий цифро-аналоговый преобразователь, вход которого соединен с выходом четвертого регистра , а выход соединен с первым компаратора, второй коммутатор, входы которого поцключены к соогветствутошим выходам интеграторов, а выход - к второму входу компаратора, п тый регистр , вход которого соеоинен с кодовой шиной данных, а выход - с вторым входом вторых умножителей, делитель частоты, вход которого  вл етс  третьим входом устройства, а выкод соединен с вторым входом блока синхронизации, с вторым входом первых умножителей и третьим входом блока управлени , причем выход

1594021316

бпокл синхронизации пооключен к четвер-1. Авторское свицетельсгво СССР

тому входу блока управлени .N 542841, кл, G Об К 15/20, 1975,

Источники информации,2. Пауент США К 4115863,

прин тые во внимание при экспертизекл. 364-52, опублик, 1979 (прототип)