Claims (2)
Указанна цель достигаетс тем, что в цифровой частотомер, содержащий блок управлени , счетчик импульсов измер емой частоты, реверсивный счетчик , блок исключени потери импульсов измер емой частоты, формирователь импульсов, выход которого подключен к суммирующему входу реверсив3 ного сметчика и входу блока исключе ни потери импульсов измер емой час тоты, выход которого соединен с входом счетчика импульсов измер емой частоты, а также цифровой интеграто генератор эталонной частоты, первый и второй делители частоты и разр дны регистр, выходы которого подключены к первым входам первого и второго делителей частоты, вторые входы последних соединены с выходом генератора эталонной частоты, выход второго делител частоты соединен через цифровой интегратор с вычитающим входом реверсивного счетчика, введен блок пам ти, регистр и счетчик адреса , причем выход счетчика измер емой частоты через запоминающее устройство и регистр соединен с управл ющим входом цифрового интегратора, выход первого делител частоты соединен с первым входом блока управлени и через счетчик адреса - с вто рым входом блока управлени , выходы которого соединены соответственно с управл ющими входами счетчика из-мер емой частоты, блока пам ти, блока исключени потери импульса и регистра , выходы счетчика адреса соединены с адресными входами блока пам ти,, На фиг. 1 изображена блок-схема цифрового частотомера; на фиг. 2 диаграмма , по сн юща принцип действи устройства. Цифровой частотомер содержит дели тели 1 и 2 частоты, разр дный регистр 3 формирователь импульров, блок 5 исключени потери импульсов измер емой частоты, счетчик 6 импуль сов измер емой частоты, блок 7 пам ти , блок 8 управлени , счетчик 9 адреса запоминающего устройства, ре- . гистр 10, генератор 11 эталонной час тоты, цифровой интегратор 12, реверсивный счетчик 13. Устройство работает следующим образом . Принцип действи частотомера поJ - образ сн етс на фиг. 2, где цовый интервал времени tj, при k-ом измерении частоты f Т - последовательность следующих друг за другом разных интервалов времени, причем т-Т Тр, где п - число п-разр дных чисел, написанных в блоке 7 пам ти. На, фиг. 2 п 3. N у, - сумма импульсов частоты у, на интервале времени TJ/, т.е. при k--OM измерении. Чтобы 2 получить первый результат измерени , необходимо подсчитать сумму импульfx на интервале времечастоты сов f . Дл того, чтобы получить результат второго измерени , нужно из суммы импульсов N. вычесть число импульсов, пришедших за интервал времени Т, И прибавить число импульсов частоты fx , пришедших за интервал времени TJ. Дл получени k+1-го измерени нужно из суммы имN . пульсов N вычесть число импульсов, пришедших за интервал времени Т , и прибавить число импульсов, пришедших на интервале, т.е. на интервале времени который следует после интервала Т через врем Т.. . Перед началом работы частотомера регистр 10, счетчики 6, 9 и 13 устанаеливаю .тс - на ноль. В регистре 3 записываетс число, определ ющее длительность интервала времени Т , а также при необходимости устанавливаетс нужный коэффициент пересчета счетчика 9 адреса. Во врем работы, устройства счетчик Ь считает сумму импульсов частоты f, на каждом интервале Ту, а в моменты окончани этих интервалов по сигналу с выхода делител 1 частоты содержимое счетчика 6 переписываетс в блок 7 пам ти, причем на начальном интервале работы частотомера (в течение времени JQ ) на каждый импульс с выхода де-лител 1 частоты блок 8 управлени выдает сиг- нал только на запись информации в блок 7 пам ти. В момент окончани . первого интервала времени Тр в блок 8 управлени приходит импульс переполнени счетчика 9 адреса. После этого блок 8 управлени на каждый импульс с.выхода делител 1 частоты выдает сначала сигнал на-считывание информации из чеек блока 7 пам ти в регистр 10, а затем на записьинформации из счетчика 6 в эти же чейки. БЛОК 5 исключени потери импульсов измер емой частоты управл етс от блока 8 управлени и служит дл исключени потери импульса измер емой частоты на входе счетчика 6 при егосовпадении с импульсом сброса счетчика 6 в ноль, а также дл синхронизации подсчета импульсов счетчиком 6 с записью информации в блок 7 пам ти. Таким образом, на первом интервале TO до переполнени счетчика 9 5 9 адреса реверсивный счетчик 13 работает только на сложение. После первого переполнени счетчика 9 адреса (что соответствует окончанию интервала времени TQ ) из содержимого реверсивного счетчика 13 начинают вычитатьс импульсь , приход щие с выхода цифрового интегратора 12. Цифровой интегратор 12 преобразует подаваемый на него код в последовательности равномерно расставленных на интервале времени Т импульсов, расположение которых при небольших интервалах времени или медленно мен ющейс частоте fji подобно расположению импульсов измер емой частоты на соответствующем интервале в ремени. Поэтому с реверсив ного счетчика 13 можно снимать резуль тат не только через моменты времени Ту, но и непрерывно. В обоих режи- 20 мах измер ема частота пропорционал на числу, записанному в реверсивном счетчике 13, так как f -т щ где М- число, записанное в реверсив ном счетчике 13; NQ- число, записанное в регистре 3; период следовани импульсов генератора 11. С помощью измeнeн,: коэффициента . пересчетасчетчика адреса можно мег н ть Vr, т.е. число запоминаемых чисел . Это дает возможность измер ть частоты в широком диапазоне при сохранении точности и частоты сн ти результата. Формула изобретени Цифровой частотомер, содержащий блок управлени , .счетчик импульсов измер емой частоты, реверсивный счетчик, блок исключени потери импульсов измер емой частоты, формиро2 выход которого ватель импульсов, подключен к суммирующему входу реверсивного счетчика и входу блока исключени потери импульсов измер емой частоты, выход которого соединен с входом счетчика импульсов измер емой частоты, а также цифровой интегратор, генератор эталонной частоты, первый и второй делители частоты и разр дный регистр, выходы которого подключены к первым входам первого и второго делителей частоты, вторые входы последних соединены с выходом генератора эталонной частоты , выход второго делител частоты соединен через - цифровой интегратор с вычитающим входом реверсивнрго счетчика, отличающийс тем, что, с целью расширени диапазона измер емых частот, в него введены блок пам ти, регистр и счетчик адреса, причем выход счетчика измер емой частоты через запоминающее устройство и регистр соединен с управл ющим входом цифрового интегратора, выход первого делител частоты соединен с первым входом блока управлени и через счетчик адреса - с вторым входом блока управлени , выходы блока управлени соединены соответственно с управл ющими входами счетчика измер емой частоты, блокЛпам ти, блока исключени потери импульсов и регистра, выходы счетчика адреса соединены с адресными входами блока пам ти. . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 285375, кл. G 01 R 23/02, 196. This goal is achieved in that a digital frequency meter containing a control unit, a pulse counter of a measured frequency, a reversible counter, a block for eliminating loss of pulses of a measured frequency, a pulse shaper, the output of which is connected to a summing input of a reversible calculator and a pulse loss eliminator of the block the measured frequency, the output of which is connected to the input of the pulse counter of the measured frequency, as well as the digital integrato generator of the reference frequency, the first and second frequency dividers and regs bits p, the outputs of which are connected to the first inputs of the first and second frequency dividers, the second inputs of the latter are connected to the output of the reference frequency generator, the output of the second frequency divider is connected via a digital integrator to the subtractive input of the reversing counter, a memory block, a register and an address counter are entered, the output the measured frequency counter through a memory device and the register is connected to the control input of the digital integrator, the output of the first frequency divider is connected to the first input of the control unit and through the counter dres - with Auto ring input control unit which outputs are connected respectively with the control inputs of counter-measures emoy frequency block memory unit avoid the loss of momentum and the register, the address counter outputs are connected with the address inputs of the memory unit ,, FIG. 1 shows a block diagram of a digital frequency meter; in fig. 2 shows the principle of operation of the device. The digital frequency meter contains frequency dividers 1 and 2, a bit register 3 pulse generator, block 5 for eliminating loss of pulses of the measured frequency, counter 6 pulses of the measured frequency, block 7 of memory, block 8 of control, counter 9 of the memory address, re -. gistr 10, reference frequency generator 11, digital integrator 12, reversible counter 13. The device operates as follows. The principle of operation of the frequency counter according to J — the image is removed in FIG. 2, where the tsv time interval tj, with the k-th frequency measurement f T, is a sequence of consecutive different time intervals, with mt Tr, where n is the number of n-bit numbers written in memory block 7. In FIG. 2 p 3. N y, is the sum of frequency pulses y, over the time interval TJ /, i.e. when k is OM measurement. In order for 2 to receive the first measurement result, it is necessary to calculate the sum of pulses fx over the time interval of cos f. In order to obtain the result of the second measurement, it is necessary to subtract from the sum of the pulses N. The number of pulses that arrived during the time interval T, And add the number of pulses of frequency fx, which came during the time interval TJ. To obtain the k + 1-th dimension you need from the sum imN. pulses N subtract the number of pulses that arrived during the time interval T, and add the number of pulses that arrived in the interval, i.e. on the time interval that follows after the interval T through time T ... Before starting the frequency counter register 10, the counters 6, 9 and 13 set up. Ts - to zero. Register 3 records the number that determines the length of the time interval T, and also sets the recalculation coefficient of the address counter 9, if necessary. During operation, devices L counts the sum of frequency pulses f at each interval Tu, and at the moments of the end of these intervals the signal from the output of frequency divider 1 counts the contents of counter 6 into memory block 7, and at the initial interval of operation of the frequency meter time JQ) for each pulse from the output of frequency 1, the control unit 8 issues a signal only for recording information in the memory unit 7. At the time of the end. the first time interval Tp in the control unit 8 comes a pulse of overflowing the address counter 9. After that, the control unit 8 for each pulse from the output of the frequency divider 1 first sends a signal to read information from the cells of the memory block 7 to the register 10, and then to write information from the counter 6 to the same cells. The BLOCK 5 exclude loss of measured frequency pulses is controlled from control unit 8 and serves to eliminate loss of measured frequency pulse at the input of counter 6 when it coincides with the reset pulse of counter 6 to zero, as well as to synchronize the pulse counting by counter 6 with recording information into the block 7 memories. Thus, in the first TO interval until the address overflow of the counter 9 5 9, the reversible counter 13 operates on addition only. After the first overflow of the address counter 9 (which corresponds to the end of the TQ time interval), the impulse coming from the output of the digital integrator 12 begins to be subtracted from the contents of the reversible counter 13. The digital integrator 12 converts the code supplied to it into sequences uniformly spaced over the time interval T pulses, the location which at small time intervals or slowly varying frequency fji is similar to the location of the pulses of the measured frequency in the corresponding interval in the belt. Therefore, it is possible to remove the result from the reversible counter 13 not only after the time moments T0, but also continuously. In both modes, the 20 m was the measured frequency proportional to the number recorded in the reversible counter 13, since f is t m where m is the number recorded in the reversible counter 13; NQ is the number recorded in register 3; the period of the pulse generator 11. With the help of a modified,: coefficient. The recalculated address meter can be meg nt Vr, i.e. the number of memorized numbers. This makes it possible to measure frequencies in a wide range while maintaining the accuracy and frequency of the result removal. The invention includes a digital frequency meter containing a control unit, a pulse counter of a measured frequency, a reversible counter, a block for eliminating loss of pulses of a measured frequency, the output of which is a pulse collector, connected to a summing input of a reversible counter and an input of a block for loss of pulses of a measured frequency, output which is connected to the input of the pulse counter of the measured frequency, as well as a digital integrator, a generator of the reference frequency, the first and second frequency dividers and the bit register, the outputs of which They are connected to the first inputs of the first and second frequency dividers, the second inputs of the latter are connected to the output of the reference frequency generator, the output of the second frequency divider is connected via a digital integrator to the subtracting input of a reversible counter, characterized in that to expand the range of measured frequencies, A memory block, a register and an address counter are entered into it; the output of the measured frequency counter is connected via a memory device and register to a control input of a digital integrator; the output of the first clock divider The ports are connected to the first input of the control unit and through the address counter to the second input of the control unit, the outputs of the control unit are connected respectively to the control inputs of the measured frequency counter, power supply unit, pulse loss elimination block and register, the outputs of the address counter are connected to the address inputs of the unit memory . Sources of information taken into account during the examination 1. USSR author's certificate No. 285375, cl. G 01 R 23/02, 196.
2.Авторское свидетельство СССР по за вке№ 2819291/18-21, кл . G 01 R 23/00, 04.08.80.2. USSR author's certificate for application No. 2819291 / 18-21, cl. G 01 R 23/00, 04.08.80.
ОABOUT
Уст. Set
Фиг.) коздз пересчетаFig.) Kozdz recalculation