SU938409A1 - Устройство защиты от помех - Google Patents

Устройство защиты от помех Download PDF

Info

Publication number
SU938409A1
SU938409A1 SU802973791A SU2973791A SU938409A1 SU 938409 A1 SU938409 A1 SU 938409A1 SU 802973791 A SU802973791 A SU 802973791A SU 2973791 A SU2973791 A SU 2973791A SU 938409 A1 SU938409 A1 SU 938409A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
pulses
pulse
additional
Prior art date
Application number
SU802973791A
Other languages
English (en)
Inventor
Александр Петрович Мороз
Original Assignee
Войсковая часть 13991
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 13991 filed Critical Войсковая часть 13991
Priority to SU802973791A priority Critical patent/SU938409A1/ru
Application granted granted Critical
Publication of SU938409A1 publication Critical patent/SU938409A1/ru

Links

Landscapes

  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Description

(Sk) УСТРОЙСТВО ЗАЩИТЫ ОТ ПОМЕХ
Изобретение относитс  к телеметрии , передаче и обработке информации и предназначено дл  подавлени  импульсных и флуктуационных помех. Известно устройство защиты от помех, содержащее селектор импульсо выход которого соединен с регенератором импульсного сигнала l. Недостатком этого устройства  вл етс  низка  точность сохранени  формы сигнала при выделении его из помех. Известно также устройство защиты от помех, содержащее усилитель, элемент задержки, формирователь импульсов малой длительности и элемент сов падени , первый вход которого соединен с выходом формировател  импуль сов малой длительности, вход которог соединен с выходом элемента задержки вход Kotoporo соединен с вторым входом элемента совпадени  и выходом усилител , вход которого соединен с входом устройства С 2J. Недостатком известного устройства  вл етс  сравнительно низка  помехоустойчивость . Цель изобретени  - повышение помехоустойчивости . Поставленна  цель достигаетс  тем, что в устройство защиты от помех, содержащее усилитель, элемент задерж ки , формирователь импульсов малой длительности и элемент совпадени , первый вход которого соединен с выходом формировател  импульсов малой длительности, вход которого соединен с выходом элемента задержки, вход которого соединен с вторым входом элемента совпадени  и выходом усилител , вход которого соединен с входом устройства , введены регулируемый элемент задержки, инвертор, сумматор, элемент разделени  пол рности импульсов , первый и второй дополнительные формирователи импульсов малой длительности, емкостной накопитель, дополнительный элемент совпадени , триггер, дополнительный инвертор и дополнительный триггер, выход которо го соединен с первым входом дополнительного элемента совпадени , выход, второй и третий входы которого соединены соответственно с выходом устройства защиты от помех, пр мым выходом триггера и выходом емкостного накопител , первый вход которого соединен с входом первого дополнительного формировател  импульсов малой длительности и первым выходом элемента разделени  пол рности импульсов , второй выход которого соединен с входом дополнительного инвертора , выход которого соединен с входом второго дополнительного формировател  импульсов малой длительности , выход которого соединен с первым входом триггера, второй вход и инверсный выход которого соединены соответственно с выходом первого дополнительного формировател  импульсов малой длительности и вторым входом емкостного накопител , который соединен с первым входом дополнитель ного триггера,второй вход которого соединен с выходом элемента совпадени , а вход элемента разделени  пол  ности импульсов соединен с выходом сумматора, первый и второй входы кот торого соединены соответственно с вы ходом инвертора и выходом элемента задержки, который соединен с первым входом регулируемого элемента ,задерж ки , выход и второй вход которого сое динен соответственно с входом инвертора и вторым входом устройства защи
ты от помех.
На чертеже показана структурна  схема устройства защиты от помех.
Устройство защиты от помех содержит усилитель 1, элемент 2 задержки, формирователь 3 импульсов малой длительности , элемент А совпадени , регулируемый элемент 5 задержки, инвертор 6, сумматор 7 элемент 8 разделени  пол рности импульсов, пер-50 вый дополнительный формирователь 9 импульсов малой длительности, емкостной накопитель 10, дополнительный элемент 11 совпадени , триггер 12, второй дополнительный формирователь 13 импульсов малой длительности, дополнительный инвертор 14 и дополнительный триггер 15, первый вход
держки, который соединен с первым входом регулируемого элемента 5 задержки , выход и второй вход которого соединены соответственно с входо инвертора 6 и вторым входом 18 устройства защиты от помех. I . . -
Устройство защиты от помех работает следующим образом.

Claims (2)

  1. Пройд  через усилитель 1, смесь 55 элемента Ц совпадени  соединен с выходом формировател  импульсов малой длительности 3i вход которого соединен с выходом элемента 2 задержки, вход которого соединен с вторым входом элемента Ц совпадени  и выходом усилител  i, вход которого соединен с входом 16 устройства, выход дополнительного триггера 15 соединен с первым входом дополнительного элемента 11 совпадени , выход, второй и третий входы которого соединены.соответственно с выходом 17 устройства защиты от помех, пр мым выходом триггера 12 и выходом емкостного накопи/ тел  10, первый вход которого соединен с входом первого дополнительного формировател  9 импульсов малой длительности и первым выходом элемента 8 разделени  пол рности импульсов, второй выход которого соединен с входом дополнительного инвертора 14, выход которого соединен с входом второго дополнительного формировател  13 импульсов малой длительности, выход которого соединен с первым входом триггера 12, второй вход и инверсный выход каторого соединены соответственно с выходом первого дополнительного формировател  9 импульсов малой длительности и вторым входом емкостного накопител  10, который соединен с первым входом дополнительного триггера 15, второй вход которого соединен с выходом элемента 4 совпадени , а вход элемента i8 разделени  пол рности импульсов соединен с выходом сумматора 7, первый и второй входы которого соединены соответственно с выходом инвертора 6 и выходом элемента 2 заимпульсов полезного и помехового сигналов и флуктуационных помех поступает на вход элемента 2 задержки и на один из входов элемента 4 совпадени . Врем  задержки элемента 2 задержки немного меньше длительности импульсов полезного сигнала . Из задержанного на врем  сигнала формирователь 3 импульсов малой длительности формирует короткие импульсы, совпадающие по времени с передними фронтами импул сов сигнала. На выход элемента k с впадени  проход т короткие импульсы только в том случае, если длительность соответствующих входных импульсов превышает длительность времени задержки Т элемента 2 задержки. Таким образом, импульсы помех, длительность которых меньше времен задержки , на выход элемента А совпадени  не приход т. Каждый из импульсов переводит триггер 15 в единичное состо ние. Через управл ющий вход 18 оператор устанавливает необходимую длительность времени задержки C,.per регулируемого элемента 5 задержки. Врем  задержки 7Гэ, Устанавливаетс  оператором меньше времени коррел ции флуктуационных помех. Инвертор 6 измен ет пол рность выходного сигнала регулируемой линии элемента 5 задержки. Инвертированны сигнал с выхода инвертора 6 поступает на вход сумматора 7. В результате сложени  сигналов на. выходе сумматора 7 по вл етс  бипол рна  последовательность импульсов, а флуктуационные помехи компенсируютс . Элемент 8 разделени  пол рности импульсов осуществл ет разделение бипол рных импульсов на положительные и отрицательные, а амплитуда каждой пары разнопол рных импульсов равна амплитуде соответствующего импульса входного сигнала. Из положительных импульсов емкостный накопитель 10 формирует расширенные импульсы. Длительность переднего фронта импульсов не превышает длите ности времени задержки/C adper Формирователь 9 импульсов малой дли тельности фсзрмирует короткие импуль сы, каждым из которых триггер 12 переводитс  в единичное состо ние. Инвертор 1 измен ет пол рность отрицательных импульсов, а из инвер тированных им импульсов формировате 13 импульсов малой длительности фор мирует короткие импульсы,: которыми осуществл етс  перевод триггера 12 в нулееое состо ние. Передними фрон тами импульсов с выхода триггера 11 осуществл етс  перевод триггера 15 ОЭ« в нулевое состо ние и быстрый разр д емкостного накопител  10. При совпадении по времени информационного импульса и управл ющих импульсов с выхода триггера 15 и импульса с выхода триггера 12 на выходе элемента совпадени  11 по вл етс  ммпульс, амплитуда которого равна амплитуде соответствующего информационного импульса выходного сигнала, а длительность равна длительности соответствующего импульса входного сигнала триггера 12, что соответствует длительности соответствующего полезного импульса входного сигнала:Таким образом, предлагаемое устрой:Ство защиты от. помех позвол ет .подавать короткие импульсные помехи и флуктуационные помехи, что обеспечивает значительное повышение помехоустойчивости устройства и повышение Достоверности восстановлени  результатов сообщений. Формула изобретени  Устройство защиты от помех, содержащее усилитель, элемент задержки, формирователь импульсов малой длительности и элемент, совпадени , первый вход которого соединен с выходом формировател  импульсов малой длительности , вход которого соединен с выходом элемента, задержки, вход которого соединен с вторым входом элемента совпадени  и выходом усилител , вход которого соединен с входом устройства, отличающеес  тем, что, с целью повышени  помехоустойчивости , в него введены регулируемый элемент задержки, инвертор, сумматор, элемент разделени  пол рности импульсов, первый и второй дополнительные формирователи импуЛьсов малой длительности, емкостной накопитель, дополнительный элемент совпадени , Триггер, дополнительный инвертор и дополнительный триггер , выход которого соединен с переым входом дополнительного элемента совпадени , выход, второй и третий входы которого соединены соответственно с выходом устройства защиты от помех, пр мым выходом триггера и выходом емкостного накопител , первый вход которого соединен с входом.первого дополнительиого формировател  ,мпyльcoв малой длительности и первым выходом элемента разделени  пол рности импульсов , второй выход которого соединен с входом дополнительного инвертора, выход которого соединен с входом второго дополнительного формировател  импульсов малой длительности , выход которого соединен с первым входом триггера, второй вход и инверсный выход которого соединены соответственно с выходом первого дополнительного формировател  импульсов малой длительности и вторым входом емкостного накопител , который соединен с первым входом дополнительного триггера, второй вход которого соединен с выходом элемента совпадени , а вход элемента разделени  пол рности импульсов соединен с выходом сумматора, первый и второй входы которого соединены соответственно с выходом инвертора и выходом элемента задержки, который соединен с первым входом регулируемого элемента задержки, выход и второй вход которого соединены соответственно с входом инвертора и вторым входом устройства защиты от помех.
    Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 678677, кл. Н 0 В 1/10, 1978.
  2. 2. Авторское свидетельство СССР If , кл. Н 03 К 19/00, 1972 (прототип).
SU802973791A 1980-08-12 1980-08-12 Устройство защиты от помех SU938409A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802973791A SU938409A1 (ru) 1980-08-12 1980-08-12 Устройство защиты от помех

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802973791A SU938409A1 (ru) 1980-08-12 1980-08-12 Устройство защиты от помех

Publications (1)

Publication Number Publication Date
SU938409A1 true SU938409A1 (ru) 1982-06-23

Family

ID=20914749

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802973791A SU938409A1 (ru) 1980-08-12 1980-08-12 Устройство защиты от помех

Country Status (1)

Country Link
SU (1) SU938409A1 (ru)

Similar Documents

Publication Publication Date Title
ES361625A1 (es) Perfeccionamientos en sistemas para la regulacion de la frecuencia de deslizamiento de una maquina asincrona.
SU938409A1 (ru) Устройство защиты от помех
GB1137696A (en) Web cutting method and apparatus
GB1101723A (en) Improvements in or relating to correlation circuits
SU815970A1 (ru) Устройство дл выделени импульсныхСигНАлОВ
SU658784A1 (ru) Устройство дл выделени импульсных сигналов
SU847506A1 (ru) Селектор одиночных импульсов
SU552684A1 (ru) Устройство дл формировани сигнала, соответствующего середине интервала следовани серии импульсов или огибающей импульса
SU703891A1 (ru) Широкополосный частотный дискриминатор
FR2325818A1 (fr) Systeme d'avance a l'allumage electronique, notamment pour moteurs a combustion interne
SU972652A1 (ru) Селектор импульсов по длительности
GB1246142A (en) Means and method to obtain an impulse autocorrelation function
SU834875A1 (ru) Устройство дл устранени дребезгаКОНТАКТА
SU107855A1 (ru) Устройство дл селекции видеоимпульсов по длительности
SU809512A1 (ru) Генератор случайных импульсов
JPS5669957A (en) Pulse receiving circuit
SU1092716A1 (ru) Устройство дл временного разделени двух импульсных сигналов
SU587621A2 (ru) Устройство воспроизведени двоичной информации с магритоносител
SU941073A1 (ru) Устройство контрол момента окончани осадки при контактной стыковой сварке
SU1511858A2 (ru) Адаптивный демодул тор сигналов с фазово-импульсной модул цией
SU886283A1 (ru) Преобразователь биимпульсного сигнала в двоичный
SU828407A1 (ru) Устройство дл формировани импульсовРАзНОСТНОй чАСТОТы
SU455468A1 (ru) Формирователь импульсов по переднему и заднему фронту входного импульса
SU365025A1 (ru) Формирователь импульсов
SU894851A1 (ru) Селектор импульсной последовательности