Claims (2)
Изобретение относитс к автоматическому управлению и регулированию и предназначено дл управлени тиристорными электроприводам с помощью средств вычислительной техники. Известна система управлени тиристорным электроприводом, содержа ща блок синхронизации, формироват импульсов управлени и усилитель мощности, а также источник питани Недостатком указанной системы вл етс ее невысока точность. Наиболее близкой по технической сущности к предлагаемой вл етс система управлени тиристорным элек троприводом, содержаща последовате .пьно соединенные блок синхронизации , формироватепь импульсов управлени и усилитель мацности, входы блока синхронизации и вторые входы усилитеп мощности подключены к исгомнику питани Г2. Недостатком системы вл ютс , мала точность и пониженна надежность. Цель изобретени - повышение точности и надежности устройства. Поставленна цель достигаетс тем, что система содержит устройство вычислени углов отпирани .тиристора , выходы которого подключены к вторым входам формировател импульсов управлени . Кроме того, устройство вычислени углов отпирани тиристоров содержит первый и второй элементы ИЛИ, выходы которых соответственно подключены к выходам устройства, первые выходы сумматора и вычитател подсоединены к первому входу устройства, вторые входы - к выходу задатчика кода смещени , выход сумматора соединен с первыми входами первого и второго элементов совпадени , выход вычитател соединен с первыми входами третьего и четвертого элементов совпадени , вторые входы первого и тре 39 тьего элементов совпадени соединены с входом первого инвертора и вторым входом устройства, вторые входы вто рого и четвертого элементов совпадени соединены с выходом первого инвертора, выходы второго и третьего элементов совпадени соединены с соответствующими входами первого элемента ИЛИ, а выходы первого и четвертого элементов совпадени с входами второго элемента ИЛИ. При этом блок синхронизации содержит первый фазовый дискриминатор , первый вход которого соединен с вторым входом третьего фазового дискриминатора и с первым входом блока, второй вход первого фазового дискриминатора соединен с первым входом второго фазового дискриминатора и с вторым входом блока, второй вход второго фазового дискриминатора соединен с первым входом третьего фазового дискриминатора и третьим входом блока, выходпервого фазового дискриминатора соединен с входами второго инвертора, второго элемента выделени переднего фронта импульсов, первым входом п того и вторым вхбдом дев того элементов совпадени , выход второго фазового дискриминатора соединен с входами третьего инвентора, четвертого элемента выделени переднего фронта импульсов, первым входом шестого и вторым входом дес того элементов совпадени , выход третьего фазового дискриминатора соединен с входом четвертого инвентора, входом шестого элемента выделени переднего фро та импульсов, первым .входом седьмого и вторым входом восьмого элементов совпадени , выход второго инвен тора соединен с входом первого элемента выделени переднего фронта им пульсов , вторым входом шестого и первым входом восьмого элементов совпадени , выход третьего инвентора сбединен с входом третьего элеме та выделени Переднего фронта импул сов, первым входом дев того и вторы входом седьмого элементов совпадени , выход четвертого инвентора сое динен с входом п того элемента, выде лени переднего фронта импульсов, вторым входом п того и первым вхо . дом дес того элементов совпадени , выходы первого, третьего и п того элементов совпадени переднего фрон та импульсов соединены через третий элемент ИЛИ с первым входом первого счетчика, а выходы второго, четвертого и шестого элементов выделени переднего фронта импульсов соединены через третий элемент ИЛИ с первым входом второго счетчика, вторые входы счетчика соединены с выходом генератора, выходы первого и второго счетчиков подключены соответственно к первому и второму выходам блока , а выходы п того, шестого, седьмого и восьмого, дев того и дес того элементов совпадени соединены соответственно с третьим, четвертым, п тым, шестым, седьмым и восьмым выходами блока. Кроме того, формирователь импульсов управлени содержит первый и второй элементы сравнени , первые и вторые входы которых подключены к соответствующим входам формировател , первые входы одиннадцатого, двенадцатого, тринадцатого, четырнадцатого , п тнадцатого и шестнадцатого элементов совпадени подклю чены к соответствующим входам формировател , выход первого элемента сравнени соединен с вторыми входами одиннадцатого, двенадцатого и тринадцатого элементов совпадени , а выход второго элемента сравнени соединен с вторыми входами четырнадцатого , п тнадцатого и шестнадцатого элементов совпадени , выходы каждого элемента совпадени через соответствующие формирователи импульсов соединены с выходами формировател . На фиг. 1 представлена функциональна схема системы управлени тиристорным электроприводом; на фиг. 2 - схема устройства вычислени углов отрицани тиристоров; на фиг. 3 - схема блока синхронизации; на фиг. - схема формировател импульсов управлени ; на фиг. 5 переменные диаграммы работы системы. Схема содержит устройство 1 вычислени углов отпирани тиристоров формирователь 2 импульсов управлени ,, усилитель 3 мощности, блок синхронизации, источник 5 питани , ЦВМ 6, сумматор 7 вычитатель 8, первый инвертор 9 первый, второй, третий и четвертый элементы совпадени 10, 11, 12 и 13, первый и второй элементы ИЛИ Ц и 15, задатчик 16 кода смещени , первый, второй и третий дискриминаторы 17, 18 и 19, второй, третий и четвертый инверто ры 20, 21, 22, шесть элементов выд лени переднего фронта импульсов , третий и четвертый элементы ИЛИ 29 и 30, п тый, шестой, седьмой восьмой, дев тый и дес тый элементы совпадени 31-36, два счетчика 37 и 38, генератор 39, первый kQ и вто рой 41 элементы сравнени , одиннадцатый , двенадцатый, тринадцатый, четырнадцатый, п тнадцатый и шестнадцатый элементы совпадени и первый, второй, третий, четвертый п тый и шестой формирователи 8-53 импульсов, кривые напр жени S, 55 и 5б, сигнал на выходе 2-го элемента Z , моменты времени на пр жение Уд, Ug, Uj.. Устройство работает следующим об разом. ЦВМ 6 работает по заложенному алго ритму управлени формирует на своем п вом выходе (фиг. 1)-сигнал управлени в виде кода Q,, соответствующего требуемой величине напр жени управлени электроприводом, и на втором выходе сигнал кода sign Q, соответствующий требуемому знаку этого напр жени . Эти сигналы поступают на первые входы сумматора 7 и вычитател 8 (фиг. 2) и на вход первого инвертора ЭНа вторых входах сумматора 7 и вычитател 8 имеетс код смещени , сформированный в задатчике 16. Величина кода выбираетс с учетом частоты развертки полуволн напр жени питани , формируемой генератором 39, вход щим в состав блока синхронизации (фиг. 3) и самой частоты , питающей электропривод сети переменного тока. Она соответствует числу импульсов, которое должно быт записано в счетчиках 37 и 38 в момент отпирани тиристоров в анодной или катодной группах при нулевом сигнале управлени . В данном случае величина кода смещени прин та равной половине максимального числа импульсов, которое должно быть записано в счетчиках 37 и 38, и соответствует начальному углу отпирани тиристоров, равному 90. Следовательно, на выходе сумматора 7 (фиг. 2) формируетс код, соответствующий углу отпирани тиристоров, превышающему начальный. а на выходе вычитател 8 - код, соответствующий уменьшенному по сравнению с начальным углу отпирани тиристоров. В зависимости от знака сигнала управлени sign Q, формируемого ЦВМ на втором входе устройства вычислени углов отпирани тиристоров, эти коды должны поступить на противоположные (анодную или катодную) группы тиристоров. Выбор производитс с помощью элементов 10, 11, 12 и 13 совпадени , при этом сигнал с входа сумматора 7 формируетс на выходах элементов 10 и 11 совпадени в зависимости от кода sign Q, поступающего с второго входа устройства вычислени углов отпирани тиристоров на второй вход элемента 10 совпадени непосредственно, а на вход элемента 11 совпадени через инвертор 9, а сигнал с выхода вычитател 8 формируетс на выходах элементов 12 и 13 совпадени , вторые входы которых соединены с вторым входом устройства 1 через инвертор 9(элемент 13 совпадени ) или непосредственно (элемент совпадени 12). Примем, что при sign Q 1 сигналы с выходов сумматора 7 и вычитател 8 формируютс на выходах элементов 10 и 12 совпадени соответственно . Тогда через элементы ИЛИ I и 15, входыкоторых соединены с выходами элементов 10 и 12 совпадени , сигнал с выхода сумматора 7 будет сформирован на первом выходе, а сигнал с выхода вычитател 8 - на Ьтором выходе устройства вычислени yi- лов отпирани тиристоров. В случае же sign Q О сигнал с выхода сумматора 7 через элемент 11 совпадени и элемент ИЛИ 15 будет сформирован на втором выходе, а си1- нал с выхода вычитател 8 через элемент 13 совпадени и элемент ИЛИ 14 на первом выходе устройства 1. Дальнейшее формирование сигналов отпирани тиристоров происходит с учетом фаз напр жений питани усилител 3 мощности (фиг. Ц и по сн етс с помощью временных диаграмм (фиг. 5). Пусть форма кривых напр жени UA, Ug И UQ представлена на временных диаграммах кривыми 5, 55 и 5б соответственно. Тогда в момент времени tx (т.е. в момент совпадени no величине напр жений Уд и U(.J на выходе фазового дискриминатора 1 (фиг. 3) исчезает положительный потенциал; в момент времени 1л (фиг.5 т.е. в момент начала превышени величиной напр жени Un величины напр жени ) формируетс положитель ный потенциал на выходе фазового дискриминатора 18 (фиг. 3); в момент времени t. (фиг. 5) т.е. в момент начала превышени величиной напр жени U величины напр жени Uft формируетс положительный потен циал на выходе фазового дискриминатора 19 (фиг. 3), а в момент времени t (фиг.5) т.е. в момент начала превышени величиной напр жени Уд величины напр жени Ug положительный потенциал формируетс на выходе фазового дискриминатора 17 (фиг. 3)- Исчезновение положительных потенциалов на выходах фазовых дискриминаторов 17 (18) происходит в моменты времени t,(tc) (фиг.5 ) т.е. в момент начала уменьшени вел чины напр жени ид(и) по сравнению с величиной напр жени Un(Uc;). С учетом св зей выходов фазовых дискриминаторов 17, 18 и 19 (фиг. 3 с соответствующими входами элементов выделени переднего фронта импульсов 2.3-28 на выходах последних формируютс короткие импульсы: в мо мент времени на выходе элемента 27, в момент времени t - на выходе элемента 26, в момент времени LT tна выходе элемента 23, в момент вре мени t - на выходе элемента 28, в и t с и t момент времени t «;- и t, - на выходах элементов 25 и ZH соответственно. и 2ч СОО1 Каждый из импульсов, сформированный на выходах элементов выделени переднего фронта импульсов 23, 25, 27, проход через элемент ИЛИ 30, моменты времени t,, tt, t.,, производит установку счетчика 38 в исход ное (нулевое) состо ние, после чего счетчик вновь начинает переход в состо ние, соответствующее количеству импульсов, поступивших на е счетный ход с выхода генератора 39 Подобным образом производитс заполнение импульсами и перевод в исходное (нулевое) состо ние счетч ка 37 импульсами, сформированными на выходах элементов выделени переднего фронта импульсов 2, 26 и 28 и приход щими на установочный вход сче-гчика 37 через элемент ИЛИ . 8 в моменты времени t, , t и t соответственно . Рабочую частоту генератора 39 выбирают такой, чтобы в промежуток времени между приходом двух импульсов на установочный вход счетчики 37 и 38 успевали записать число импулЬсов, равное 2 , где h - число разр дов максимальной величины кода управлени Q формируемого на первом выходе ЦВМ 6 (фиг. 1) Текущее значение числа, записанное в счетчиках 37 и 38 (фиг. 3) оказываетс сформированным на первом и втором выходах блока k синхронизации (фиг. 1), а также на третьем и четвертом входах формировател 2 импульсов управлени и соединенных с ними вторых входах элементов 0 и 41 сравнени (фиг. k} соответственно . С учетом соединений входов элементов совпадени (фиг. 3) на их выходах а, следовательно, и на третьем, четвертом, п том, шестом , седьмом и восьмом выходах блока 4 (фиг. 1) и соединенных с ними п том, шестом, седьмом, восьмом дев том и дес том входах формировател 2 формируетс положительный потенциал в интервалы времени, соответствующие следующим диапазонам изменени фазовых углов напр жений ид, Ug .и Up: на третьем, п том и седьмом выходах блока 4 - от 30 до 150° положительной пол рности напр жений ил, Ug и UQ соответственно , а на восьмом, четвертом и шестом выходах блока 4 - от 30 до отрицательной пол рности напр жений соответственно. Эти УС сигналы вл ютс разрешающими дл формировани импульсов отпирани тиристоров соответствующей фазы и соответствующей (анодной или катодной ) группы. Таким образом, в зависимости от знака сигнала управлени , сформированного ЦВМ 6, коды управлени , соответствующие опережающему или запаздывающему (по сравнению с исходным )углу отпирани тиристоров, сформированные на первом или втором выходах устройства 1, оказываютс записанными на первом или втором входах формировател 2 и на соединенных с ними первых входах элементов Q или 41 сравнени (фиг. 4). Рассмотрим три возможных варианта работы системы управлени тиристорным электроприводом: при нулевом сигнале управлени на первом выход ЦВМ 6 (фиг. 1), а также при полож тельном (sing Q 1) или отрицат ном (sign Q 0) знаках сигнала уп равлени на втором выходе ЦВМ 6 в случае Q / 0. На временных диаграммах (фиг, 5) эти варианты отражены различными во времени располо жени ми импульсов на выходах элеме и k сравнени (фиг. 4) и обозначены с соответствующими инде сами 1, 2, 3. 1, При нулевом сигнале управлени на выходе ЦВМ 6 (фиг. 1) коды управлени тиристорами анодной и катодной групп усилител 3 мощност сформированные на выходах элементо kO и kl сравнени (фиг. k), равны между собой и в моменты времени l 4 6 8 (фиг. 5) на выходе элемента 40 сравнени (фиг. 4), а в моменть времени Ц, tj, tg, (фиг. 5) на выходах элемента k сравнени (фиг. А) формируютс импульсы отпирани тиристоров соответственно анодной и катодной групп. Эти импульсы с выхода элемента tO сравнени проход т на вторые входы элементов Ц2, k3, совпадени , а с выхода элемента 41 сравнени проход т на вторые входы элементов совпадени 45, 46 и 47. На первые входы элементов 42, 43 и 44 совпадени , соединенные с п тым, шестым, седьмым входа ми формировател 2 (фиг. 1), с тре тьего, четвертого и п того выходов блока 4 в момент прихода на аноды тиристоров анодной группы, управл щие электроды которых соединены с входами 1, 2, 3 усилител 3, положительной полуволны напр жений Цд, Ug и и соответственно, проход т потенциал разрешени прохождени импульса. Такие же потенциалы проход т через.восьмой, дев тый и дес тый входы формировател 2 импульсов с шестого, седьмого,и восьмого выходов блока 4 в моменты прихода положительной полуволны напр жений UA, UQ и UQ на аноды тиристоров катодной группы, управл ющие электроды которых соединены с входами 4, 5 и 6 усилител 3. Таким образом, каждый из тиристоров отпираетс импульсом с выхода элементов совпадени 42-47 (фиг. 4), проход щим через формиро ватели импульсов 48-53, выходы которых соединены с первым, вторым, третьим, четвертым, п тым и шестым выходами формировател 2, в момент, максимума напр жени положительной пол рности на аноде тиристора и результирующий ток через нагрузку электропривода равен нулю. 2.Пусть при sign Q 1 дл пра ,аильного функционировани системы управлени необходимо уменьшение времени открытого состо ни тиристоров анодной группы, управл ющие электроды которых соединены с первым , вторым и третьим выходами формировател 2, и увеличение времени открытого состо ни тиристоров катодной группы, управл ющие электроды которых соединены с четвертым,, п тым и шестым выходами формировател 2. Это обеспечиваетс тем, что первый вход формировател 2 через первый выход устройства 1 соедин етс с выходом сумматора 7 (фиг. 2) через элемент 10 совпадени , и элемент ИЛИ 14, а второй вход формировател 2 (фиг. 1) через второй выход устройства 1 соедин етс с вы- ходом вычитател 8 (фиг. 2) через элемент 12 совпадени и элемент ИЛИ 15В результате этого на выходе элемента 40 сравнени (фиг. 4) импульсы разрешени отпирани тиристоров по вл ютс позже, чем они по вл лись при отсутствии сигнала управлени на первом выходе ЦВМ, а на выходе элемента 41 сравнени раньше. Соответственно пройд через элементы совпадени 42-47 и формирователи 48-53, они уменьшают врем открытого состо ни тиристоров анодной группы и увеличат врем открытого состо ни тиристоров катодной группы . Это отражено сдвигом времени по влени импульсов отпирани тиристоров на временных диаграммах (фиг. 5). 3.Наконец, при sign Q О врем открытого состо ни тиристоров анодной группы должно быть увеличено , а тиристор катодной группы уменьшего . Это обеспечиваетс соединением первого входа формировател 2 импульсов управлени через элемент ИЛИ 14 (фиг. 2) и элемент 13 совпадени с выходом вычитател 8, а второго входа формировател 2 (фиг. 1) через элемент ИЛИ 15 (фиг. 2) и элеП мент 11 совпадени с выходом сумматора 7. В результате на выходе элемента сравнени (фиг. 4) импульсы разрешени отпирани тиристоров по в тс раньше, чем они по вл лись при отсутствии сигнала управлени , с ЦВМ, а на выходе элемента Ц сравнени - позже (фиг. 5). Соответственно врем открытого состо ни тиристоров анодной группы увеличитс , а тиристоров катодной группы уменьшитс и направление протекающего через нагрузку тиристорного электропривода тока изменитс по сравнению с предыдущим случаем на обратное. В результате использовани изобретени устран етс необходимость двойного преобразовани сигнала управлени , в результате чего повышаетс ее точность и надежность системы . Формула изобретени 1 . Система управлени тиристорны электроприводом, содержаща последо вательно соединенные блок синхронизации , формирователь импульсов упра лени и усилитель мощности, вторые входы блока синхронизации и усилител мощности подключены к источнику питани , о т л и ч а ю .щ а с тем, что, с целью повышени точности и надежности, система содержит устройство вычислени углов отпирани тиристоров, выходы которого подключены к вторым входам фор мировател импульсов, управлени . 2. Система по п. 1, отличающа с тем, что устройств вычислени углов отпирани тиристоров содержит первый и второй элементы ИЛИ, выходы которого соответственно подключены к выходам устрой ства, первые входы сумматора и выми татёл подсоединены к первому входу устройства, вторые входы - к выходу задатчика кода смещени , выход сумматора соединен с первыми входами первого и второго элементов совпадени , выход вычитател соединен с первыми входами третьего и четвертого элементов совпадени , вторые входы первого и третьего элементов совпадени соединены с входом первого инвертора и вторым входом устройства , вторые входы второго и четвертого элементов совпадени с выходом первого инвертора, выходы второго и третьего элементов совпадени - с соответствующими входами первого элемента ИЛИ, а выходы первого и четвертого элементов совпадени - с входами второго элемента ИЛИ. 3. Система по п. 1, отличающа с тем, что блок синхронизации содержит первый фазовый дискриминатор, первый вход которого соединен с вторым входом третьего фазового дискриминатора, с первым входом блока, второй вход первого базового дискриминатора соединен с первым входом второго фазового дискриминатора и с вторым входом блока , второй вход фазового дискриминатора соединен с первым входом третьего фазового дискриминатора и с третьим входом блока, выход первого фазового дискриминатора соединен с входамивторого инвертора, второго элемента выделени переднего фронта импульсов, первым входом п того и вторым входом дев того элементов совпадени , выход второго фазового дискриминатора соединен с входами третьего инвертора, четвертого элемента выделени переднего фронта импульсов , первым входом шестого и вторым входом дес того элементов совпадени , выход третьего фазового дискриминатора соединен с входом четвертого инвертора, входом шестого элемента выделени переднего фронта импульсов, первым входом седьмого и вторым входом восьмого элементов совпадени , выход второго инвертора соединен с входом первого элемента выделени переднего фронта импульсов, вторым входом шестого и первым входом восьмого элементов совпадени , выход третьего инвертора соединен с входом третьего элемента выделени переднего фронта импульсов, первым входом дев того и вторым входом седьмого элементов совпадени , выход четвертого инвертора соединен с входом п того элемента выделени переднего фронта импульсов, вторым входом п того- и первым входом дес того элементов совпадени , выходы первого, третьего , и п того элементов выделени переднего фронта импульсов соединены через третий элемент ИЛИ с первым входом первого счетчика, а выходы второго, четвертого и шестого элементов выделени переднего фронта иипульсов соединены через третий элемент ИЛИ с первым входом второго счетчика, вторые входы счетчиков соединены с выходом генератора, выходы первого и второго счетчиков подключены соответственно к первому и второму выходам блока, а выходы п того, шестого, седьмого, восьмого , дев того и дес того элементов совладени соединены соответственно с третьим, четвертым, п тым, шестым , седьмым и восьмым выходами блока.The invention relates to automatic control and regulation, and is intended to control thyristor drives using computer technology. A known thyristor drive control system containing a synchronization unit generates control pulses and a power amplifier, as well as a power source. The disadvantage of this system is its low accuracy. The closest in technical essence to the present invention is a control system of a thyristor electric drive containing a sequence. The connected synchronization unit, the control pulse shaping unit and the power amplifier, the synchronization unit inputs and the second power amplification inputs are connected to the power supply G2. The disadvantage of the system is low accuracy and low reliability. The purpose of the invention is to improve the accuracy and reliability of the device. The goal is achieved in that the system contains a device for calculating unlocking angles. thyristor, the outputs of which are connected to the second inputs of the control pulse generator. In addition, the device for calculating the unlocking angles of the thyristors contains the first and second elements OR, the outputs of which are respectively connected to the outputs of the device, the first outputs of the adder and the subtractor are connected to the first input of the device, the second inputs to the output of the offset code setpoint, the output of the adder is connected to the first inputs of the first and the second match elements, the output of the subtractor is connected to the first inputs of the third and fourth elements of the match, the second inputs of the first and three 39 elements of the match are connected to the input p the first- and second inverter input device, second inputs of second-and fourth members are connected to the coincidence output of the first inverter, second and third outputs of coincidence elements connected to respective inputs of a first OR element, and the outputs of the first and fourth members coincidence with the second OR gate inputs. The synchronization unit contains the first phase discriminator, the first input of which is connected to the second input of the third phase discriminator and the first input of the unit, the second input of the first phase discriminator is connected to the first input of the second phase discriminator and to the second input of the unit, the second input of the second phase discriminator is connected to the first input of the third phase discriminator and the third input of the unit; the output of the first phase discriminator is connected to the inputs of the second inverter, the second selection element about the pulse front, the first input of the fifth and the second gate of the ninth coincidence element, the output of the second phase discriminator is connected to the inputs of the third inviter, the fourth selection element of the leading edge of pulses, the first input of the sixth and second input of the tenth coincidence element, the output of the third phase discriminator is connected to the input of the fourth Inventor, the input of the sixth element of the selection of the forefront of pulses, first. the input of the seventh and the second input of the eighth match elements, the output of the second inventory meter is connected to the input of the first selection element of the leading edge of pulses, the second input of the sixth and the first input of the eighth match element, the output of the third invitor is connected to the input of the third element of the selection of the leading edge of pulses, the input of the ninth and the second is the input of the seventh element of the match, the output of the fourth Inventor is connected to the input of the fifth element, highlighting the leading edge of the pulses, the second input of the fifth and the first input. the house of the tenth element of the match, the outputs of the first, third and fifth elements of the front of the pulses are connected through the third OR element to the first input of the first counter, and the outputs of the second, fourth and sixth elements of the leading edge of the pulses are connected through the third OR element to the first input the second counter, the second inputs of the counter are connected to the output of the generator, the outputs of the first and second counters are connected respectively to the first and second outputs of the unit, and the outputs of the fifth, sixth, seventh and eighth, The ninth and tenth elements of the match are connected respectively to the third, fourth, fifth, sixth, seventh, and eighth outputs of the block. In addition, the control pulse driver contains the first and second comparison elements, the first and second inputs of which are connected to the corresponding inputs of the imaging unit, the first inputs of the eleventh, twelfth, thirteenth, fourteenth, fifteenth and sixteenth elements coincide with the corresponding inputs of the imaging unit, the output of the first element comparison is connected to the second inputs of the eleventh, twelfth and thirteenth elements of the match, and the output of the second element of the comparison is connected to the second inputs the fourteenth, fifteenth and sixteenth elements of the match, the outputs of each element of the match through the corresponding pulse shapers connected to the outputs of the driver. FIG. 1 shows a functional diagram of a thyristor drive control system; in fig. 2 is a diagram of a device for calculating angles of negation of thyristors; in fig. 3 is a diagram of the synchronization unit; in fig. - control pulse driver circuit; in fig. 5 variable system operation diagrams. The circuit contains a device 1 for calculating the unlocking angles of thyristors shaper 2 control pulses, power amplifier 3, synchronization unit, power supply 5, digital computer 6, adder 7, subtractor 8, first inverter 9 first, second, 12 and 13, the first and second elements OR C and 15, the setting unit 16 of the offset code, the first, second and third discriminators 17, 18 and 19, the second, third and fourth inverters 20, 21, 22, six elements of the leading edge of pulses, the third and fourth elements OR 29 and 30, fifth, sixth, seventh the seventh, ninth and tenth elements match 31–36, two counters 37 and 38, generator 39, the first kQ and second 41 elements of comparison, the eleventh, twelfth, thirteenth, fourteenth, fifteenth and sixteenth elements of the match, and the first, second, the third, fourth, fifth, and sixth formers of 8–53 pulses, voltage curves S, 55 and 5b, the signal at the output of the 2nd element Z, time points to the voltage Ud, Ug, Uj. . The device works as follows. DVM 6 operates according to the control algorithm that is laid down at its fifth output (FIG. 1) a control signal in the form of a Q code corresponding to the required voltage of the drive control, and at the second output a signal of the code sign Q corresponding to the required sign of this voltage. These signals arrive at the first inputs of the adder 7 and the subtractor 8 (FIG. 2) and to the input of the first inverter EH the second inputs of the adder 7 and the subtractor 8 have an offset code formed in the setpoint 16. The code value is selected taking into account the frequency sweep of the half-voltage of the supply voltage generated by the generator 39 included in the synchronization unit (Fig. 3) and the frequency itself that feeds the AC drive. It corresponds to the number of pulses that should be recorded in counters 37 and 38 at the time of unlocking the thyristors in the anode or cathode groups with a zero control signal. In this case, the offset code value is equal to half the maximum number of pulses to be recorded in counters 37 and 38, and corresponds to an initial unlocking angle of thyristors equal to 90. Therefore, at the output of the adder 7 (FIG. 2) a code is generated corresponding to the angle of unlocking the thyristors, exceeding the initial one. and at the output of the subtractor 8 - the code corresponding to the reduced compared with the initial angle of unlocking the thyristors. Depending on the sign of the control signal, sign Q, formed by the digital computer on the second input of the thyristor unlocking angle calculator, these codes must be sent to opposite (anodic or cathodic) thyristor groups. The selection is made using the elements 10, 11, 12 and 13 coincidence, and the signal from the input of the adder 7 is formed at the outputs of the elements 10 and 11 of the match, depending on the code sign Q, coming from the second input of the device for calculating the thyristor unlocking angles to the second input of the element 10 matches directly, and the input element 11 matches through the inverter 9, and the signal from the output of the subtractor 8 is formed at the outputs of the elements 12 and 13 coincidence, the second inputs of which are connected to the second input of the device 1 through the inverter 9 (match element 13) or rarely (coincidence element 12). Let us assume that, at sign Q 1, the signals from the outputs of the adder 7 and the subtractor 8 are formed at the outputs of the elements 10 and 12, respectively. Then through the elements OR I and 15, the inputs of which are connected to the outputs of elements 10 and 12, the signal from the output of the adder 7 will be formed at the first output, and the signal from the output of the subtractor 8 - at the output of the device for calculating the thyristors. In the case of sign Q О, the signal from the output of the adder 7 through the element 11 matches and the element OR 15 will be formed at the second output, and the signal from the output of the subtractor 8 through the element 13 matches and the element OR 14 at the first output of the device 1. The further formation of the thyristor unlocking signals takes into account the phases of the supply voltages of the power amplifier 3 (Fig. Z and is explained using time diagrams (Fig. five). Let the shape of the voltage curves UA, Ug, and UQ be represented on the time diagrams by curves 5, 55, and 5b, respectively. Then at time tx (t. e. at the moment no matches the magnitude of the voltages Ud and U (. J at the output of the phase discriminator 1 (FIG. 3) the positive potential disappears; at time 1l (FIG. 5 t. e. at the moment when the voltage U begins to exceed the voltage value, a positive potential is formed at the output of the phase discriminator 18 (Fig. 3); at time t. (FIG. 5) t. e. at the moment when the voltage U begins to exceed the voltage Uft, a positive potential is formed at the output of the phase discriminator 19 (Fig. 3), and at time t (FIG. 5) t. e. at the moment when the voltage Ud starts to exceed the voltage Ug, a positive potential is formed at the output of the phase discriminator 17 (Fig. 3) - The disappearance of positive potentials at the outputs of phase discriminators 17 (18) occurs at times t, (tc) (FIG. 5) t. e. at the time of the beginning of the decrease in the value of the voltage id (s) compared with the magnitude of the voltage Un (Uc;). Taking into account the connections of the outputs of the phase discriminators 17, 18 and 19 (FIG. 3 with the corresponding inputs of the elements of the leading edge of the pulses 2. 3-28, short pulses are formed at the outputs of the latter: at the time of the output of element 27, at time t — at the output of element 26, at time LT t at the output of element 23, at time t — at the output of element 28, and t с and t is the moment of time t "; - and t, - at the outputs of elements 25 and ZH, respectively. and 2h COO1 Each of the pulses formed at the outputs of the elements of the leading edge of the pulses 23, 25, 27, the passage through the element OR 30, the instants of time t ,, tt, t. The device sets the counter 38 to the initial (zero) state, after which the counter again starts the transition to the state corresponding to the number of pulses received on a counting run from the output of the generator 39 Similarly, the pulses are filled and transferred to the original (zero) the state of the counter 37 by pulses formed at the outputs of the elements of the leading edge of the pulses 2, 26 and 28 and arriving at the installation input of the counter 37 through the OR element. 8 at times t,, t, and t, respectively. The operating frequency of the generator 39 is chosen such that between the arrival of two pulses at the installation input, the counters 37 and 38 have time to record the number of pulses equal to 2, where h is the number of bits of the maximum value of the control code Q formed at the first output of the digital computer 6 (Fig. 1) The current value of the number recorded in the counters 37 and 38 (FIG. 3) is formed at the first and second outputs of the synchronization unit k (FIG. 1), as well as at the third and fourth inputs of the driver 2 control pulses and the second inputs of the comparison elements 0 and 41 connected to them (Fig. k} respectively. Taking into account the connections of the inputs of the coincidence elements (FIG. 3) at their exits and, consequently, at the third, fourth, fifth, sixth, seventh, and eighth exits of block 4 (FIG. 1) and the connected with them heel, sixth, seventh, eighth, ninth and tenth inputs of the former 2, a positive potential is formed in the time intervals corresponding to the following ranges of change in the phase angles of the voltages id, Ug. and Up: on the third, fifth, and seventh outputs of block 4 - from 30 to 150 ° of positive polarity of the voltage sludge, Ug and UQ, respectively, and on the eighth, fourth and sixth outputs of block 4 - from 30 to negative polarity of the voltage respectively. These CB signals are enabling for the formation of thyristor unlocking pulses of the corresponding phase and the corresponding (anodic or cathodic) group. Thus, depending on the sign of the control signal generated by the digital computer 6, the control codes corresponding to the leading or delayed (as compared to the initial) unlocking angle of the thyristors formed on the first or second outputs of the device 1 are recorded on the first or second inputs of the former 2 and on the first inputs of elements Q or 41 of the comparison connected to them (FIG. four). Let us consider three possible variants of operation of the thyristor drive control system: when the control signal is zero, the first output of the digital computer 6 (Fig. 1), as well as with a positive (sing Q 1) or negative (sign Q 0) control signal at the second output of the digital computer 6 in the case of Q / 0. In the time diagrams (Fig. 5), these options are reflected by the time-varying locations of the pulses at the outputs of the element and k of comparison (Fig. 4) and marked with the corresponding indices 1, 2, 3. 1, With a zero control signal at the output of the digital computer 6 (FIG. 1) control codes of the thyristors of the anodic and cathodic groups of the amplifier 3 power generated at the outputs of the element kO and kl of the comparison (Fig. k), are equal to each other and at time instants l 4 6 8 (FIG. 5) at the output of the reference element 40 (FIG. 4), and at the time moment C, tj, tg, (FIG. 5) at the outputs of the comparison element k (FIG. A) pulses of unlocking the thyristors, respectively, of the anodic and cathodic groups are formed. These pulses from the output of the comparison element tO pass to the second inputs of the elements C2, k3, coincidence, and from the output of the comparison element 41 pass to the second inputs of the matching elements 45, 46 and 47. At the first inputs of the elements 42, 43 and 44 there are coincidences connected to the fifth, sixth, seventh inputs of shaper 2 (Fig. 1), from the third, fourth and fifth outputs of block 4 at the time of arrival of anode group thyristors on the anodes, the control electrodes of which are connected to the inputs 1, 2, 3 of amplifier 3, positive half-wave voltage DC, Ug and, respectively, t is the potential to allow the passage of a pulse. The same potentials pass through. The eighth, ninth and tenth inputs of the driver 2 pulses from the sixth, seventh, and eighth outputs of block 4 at the moments of arrival of the positive half-wave voltage UA, UQ and UQ to the anodes of the cathodic group thyristors, the control electrodes of which are connected to the inputs 4, 5 and 6 amp 3. Thus, each of the thyristors is unlocked by a pulse from the output of the coincidence elements 42-47 (Fig. 4) passing through pulse shapers 48-53, the outputs of which are connected to the first, second, third, fourth, fifth and sixth outputs of shaper 2, at the time of the maximum of the positive polarity of the thyristor anode and the resulting current through the load drive is zero. 2 With sign Q 1 for correct operation of the control system, it is necessary to reduce the open time of the anode group thyristors, the control electrodes of which are connected to the first, second and third outputs of the former 2, and the increase in the open state time of the cathode group thyristors, control electrodes which are connected with the fourth, fifth and sixth outputs of the driver 2. This is ensured by the fact that the first input of the former 2 through the first output of the device 1 is connected to the output of the adder 7 (Fig. 2) through the element 10 of coincidence, and the element OR 14, and the second input of the driver 2 (Fig. 1) through the second output of the device 1 is connected with the output of the subtractor 8 (Fig. 2) through the coincidence element 12 and the OR element 15B as a result of this at the output of the comparison element 40 (FIG. 4) the thyristor unlocking resolution pulses appear later than they appeared in the absence of a control signal at the first output of the digital computer, and at the output of the comparison element 41 earlier. Accordingly, having passed through the coincidence elements 42-47 and shapers 48-53, they reduce the open time of the anode group thyristors and increase the open state of the cathode group thyristors. This is reflected by the time shift of the appearance of the thyristor unlocking pulses on the timing diagrams (FIG. five). 3 Finally, with sign Q O, the open-state thyristor time of the anode group should be increased, and the thyristor of the cathode group should be reduced. This is provided by connecting the first input of the driver 2 for the control pulses through an OR 14 element (FIG. 2) and the element 13 coincides with the output of the subtractor 8, and the second input of the imaging unit 2 (Fig. 1) through the element OR 15 (FIG. 2) and the Pelar Element 11 coincides with the output of the adder 7. As a result, at the output of the reference element (FIG. 4) the enable pulses of the unlocking of the thyristors in cs earlier than they appeared in the absence of a control signal, from the digital computer, and at the output of the comparison element C later (Fig. five). Accordingly, the open time of the anodic group thyristors will increase, and the cathode group thyristors will decrease and the direction of the current flowing through the thyristor drive will be reversed compared to the previous case. The use of the invention eliminates the need for double conversion of the control signal, thereby increasing its accuracy and system reliability. Claim 1. A thyristor control system with an electric drive containing successively connected a synchronization unit, a driver for controlling pulses and a power amplifier, the second inputs of the synchronization unit and a power amplifier are connected to a power supply unit, and that is. So that, in order to increase accuracy and reliability, the system contains a device for calculating the unlocking angles of thyristors, the outputs of which are connected to the second inputs of the pulse shaper, the control. 2 The system according to claim. 1, characterized in that the devices for calculating the unlocking angles of the thyristors contain the first and second elements OR, the outputs of which are respectively connected to the outputs of the device, the first inputs of the adder and the output tatles are connected to the first input of the device, the second inputs to the output of the offset code setpoint, the output the adder is connected to the first inputs of the first and second elements of the match, the output of the subtractor is connected to the first inputs of the third and fourth elements of the match, the second inputs of the first and third elements of the match are connected input of the first inverter and the second input device, second inputs of the second and fourth elements to the coincidence output of the first inverter, the outputs of the second and third elements matcher - with respective first inputs of OR element and outputs the first and fourth elements matcher - a second OR gate inputs. 3 The system according to claim. 1, characterized in that the synchronization unit contains the first phase discriminator, the first input of which is connected to the second input of the third phase discriminator, the first input of the unit, the second input of the first basic discriminator is connected to the first input of the second phase discriminator and the second input of the unit, the second input phase discriminator is connected to the first input of the third phase discriminator and to the third input of the unit, the output of the first phase discriminator is connected to the inputs of the second inverter, the second selection element p the first edge of the pulses, the first input of the fifth and second inputs of the ninth coincidence element, the output of the second phase discriminator connected to the inputs of the third inverter, the fourth selection element of the leading edge of pulses, the first input of the sixth and second input of the tenth coincidence element, the output of the third phase discriminator connected to the input of the fourth inverter, the input of the sixth element of the leading edge of the pulses, the first input of the seventh and the second input of the eighth match elements, the output of the second inverter connected to the input of the first element of the leading edge of the pulses, the second input of the sixth and the first input of the eighth element of the match, the output of the third inverter is connected to the input of the third element of the selection of the leading edge of the pulses, the first input of the ninth and second input of the seventh element of the coincidence the fifth element of the selection of the leading edge of the pulses, the second input of the fifth and the first input of the tenth element of the match, the outputs of the first, third, and fifth elements of the selection The front of the pulses are connected via the third OR element to the first input of the first counter, and the outputs of the second, fourth and sixth elements of the leading edge of the pulses are connected via the third OR element to the first input of the second counter, the second inputs of the counters are connected to the generator output, the outputs of the first and second counters connected to the first and second outputs of the block respectively, and the outputs of the fifth, sixth, seventh, eighth, ninth and tenth elements of the condominium are connected respectively to the third, fourth, n th, sixth, seventh and eighth block outputs.
4, Система по п. 1, .о т л и чающа с тем, что формирователь импульсов управлени содержит первый и второй элементы сравнени , первые и вторые входы которых подключены к соответствующим входам формировател , первые входы одиннадцатого , двенадцатого, тринадцатого, четырнадцатого, п тнадцатого и шестf f4, the system of claim 1,. Oo tl, which means that the control pulse generator contains the first and second elements of the comparison, the first and second inputs of which are connected to the corresponding inputs of the driver, the first inputs of the eleventh, twelfth, thirteenth, fourteenth, n thirteenth and sixth f
1one
22
надцатого элементов совпадени подключены к соответствующим входам формировател , выход первого элемента сравнени соединен с вторымof the twentieth match element is connected to the corresponding inputs of the former, the output of the first comparison element is connected to the second
входом одиннадцатого, двенадцатого и тринадцатого элементов совпадени , а выход второго элемента сравнени - с вторыми входами четырнадцатого , п тнадцатого и шестнадцатого элементов совпадени , выхо- , ды каждого элемента совпадени черед соответствующие формирователи им- ;the input of the eleventh, twelfth and thirteenth elements of coincidence, and the output of the second element of comparison with the second inputs of the fourteenth, fifteenth and sixteenth elements of coincidence, the outputs of each element of coincidence turn the corresponding nameformers;
пульсов соединены с выходами формировател .pulses connected to the outputs of the shaper.
Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination
t, Найдис В.А. и др. Системы посто нного тока на тиристорах. М.-Л., 1966, с. 58.t, Naidis V.A. and others. Systems of direct current on thyristors. M.-L., 1966, p. 58.
2. Лебедев A.M. и др. Тиристорный след щий электропривод. Н., 1972. с 93 (прототип)2. Lebedev A.M. and others. Thyristor follower electric drive. N., 1972. with 93 (prototype)
8eight
ЮYU
//
HH
//
1212
/3/ 3
f 2f 2
//
tfitfi
г j iig j ii
5 65 6
77
8 98 9
WW
8eight
4J4J
99
5050
5i5i
SS
5252
4ff4ff
S3S3
77
fpt/i.fffpt / i.ff