SU932623A1

SU932623A1 - Digital frequency synthesizer

Info

Publication number: SU932623A1
Application number: SU802995262A
Authority: SU
Inventors: Борис Николаевич Евстафьев
Original assignee: Предприятие П/Я Р-6208
Priority date: 1980-10-15
Filing date: 1980-10-15
Publication date: 1982-05-30

Description

(5) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫ(5) DIGITAL FREQUENCY SYNTHESIZER

II

Изобретение относитс к радиотехнике и может использоватьс дл генерации сетки частот с равномерным шагом в приемных передающих устройст-; вах с малым временем перестройки по частоте в широком диапазоне частот, например в адаптивных по частоте системах св зи.The invention relates to radio engineering and can be used to generate a grid of frequencies with uniform pitch in receiving transmitting devices; Wahs with short tuning time in a wide frequency range, for example, in frequency adaptive communication systems.

Известен цифровой синтезатор частоты , содержащий соедине.нные в коль- ,. цо автоподстройки управл емый генератор , делитель с переменным коэффициентом делени , фазовый детектор, опорный генератор и источник кода частоты . Такой синтезатор позвол ет полу- j чить равномерный шаг сетки в широком диапазоне частот, при этом шаг сетки равен частоте сравнени фазовом детекторе р.A digital frequency synthesizer is known, containing compounds in col-,. auto-tuning controllable oscillator, variable divider divider, phase detector, reference oscillator and frequency code source. Such a synthesizer makes it possible to obtain a uniform grid step in a wide frequency range, with the grid step being equal to the comparison frequency of the phase detector p.

Быстродействие такого синтезатора JQ низкое, так как оно определ етс частотой сравнени на фазовом детекторе и величиной перестройки по частоте .The performance of such a synthesizer JQ is low, since it is determined by the frequency of the comparison at the phase detector and the frequency tuning value.

Известен также цифровой синтезатор частоты, содержащий последова-. тельно соединенные опорный генератор, первый делитель частоты с переменным коэффициентом делени , фазовый детектор , управл емый генератор, второй делитель частоты с переменным коэффициентом делени , выход которого подключен к другому входу фазового детектора, а также датчик кода частоты . Этот цифровой синтезатор частоты позвол ет получить равномерный шаг сетки частот с заданной точностью установки частоты за счет повышени частоты сравнени на фазовом детекторе 2.Also known is a digital frequency synthesizer containing a sequence. a reference oscillator, a first frequency divider with a variable division factor, a phase detector, a controlled oscillator, a second frequency divider with a variable division factor, the output of which is connected to another input of the phase detector, and a frequency code sensor. This digital frequency synthesizer allows to obtain a uniform grid spacing with a given frequency setting accuracy by increasing the frequency of the comparison on the phase detector 2.

Однако быстродействие перестройки частоты этого цифрового синтезатора также низкое.However, the frequency response of this digital synthesizer is also low.

Цель изобретени - повышение быстродействи перестройки частоты.The purpose of the invention is to increase the frequency tuning speed.

Указанна. цель достигаетс тем, что в цифровой синтезатор частоты, содержащий последовательно соединенные опорный генератор, первый делитель частоты с переменным коэффициентом делени , фазовый детектор, управл емый генератор, второй делитель частоты с переменным коэффициентом делени , выход которого подключен к другому входу фазового детектора, а также датчик кода частоты, между выходом первого делител частоты с переменным коэффициентом делени и входом установки частоты второго делител частоты с переменным коэффициентом делени введены последовател но соединенные датчик синхронизма, счетчик и преобразователь кода, другой вход которого подключен к одному из вуходов датчика кода частоты,другой выход которого соединен с управл ющим входом счетчика, выход которого соединен также с ёходом установки частоты первого делител частоты с переменным коэффициентом делени , а другой вход датчика синхронизма подк/шчен к выходу второго делител частоты с переменным коэффициентом делени . На чертеже изображена структурна электрическа схема цифрового синтезатора частоты, Цифровой синтезатор частоты содер жит опорный генератор 1, первый делитель 2 частоты с переменным коэффи циентом делени , фазовый детектор 3, упрарл емый генератор k, второй дели тель 5 частоты с переменным коэффици ентом делени , датчик 6 кода частоты датчик 7 синхронизма, счетчик 8 и преобразователь 9 кода. Цифровой синтезатор частоты ет следующим образом. t При смене частоты из датчика 6 ко да частоты на вход преобразовател 9 кода поступает код новой частоты управл емого генератора k и одновременно с второго выхода датчика 6 кода частоты на управл ющий вход счетчика 8 приходит импульс сброса, уста навлив ающий счетчик 8 в счетный режим с максимальной емкостью, равной П. Код на выходе счетчика 8 устанавливает минимальный коэффициент делени М первого делител 2 частоты и через управл ющий вход преобразовател 9 кода коэффициент делени втор го делител 5 частоты равным rNn-1 N ent() где п, п-1,п-2,...,0 соответствует емкости счетчика 8, ent - цела часть числа. На выходе датчика 7 синхронизма низкий уровень логического О. Управл емый генератор k перестраиваетс до тех пор, пока не установит3 частота, с на фазовом детекторе равна Р„ ГОГ/МИ+ЛР, где . - частота опорного генератора 1: точность измерени частоты сравнени датчиком 7 синхронизма при п-ой емкости счетчика В. На выходе датчика 7 синхронизма по вл етс высокий уровень напр жени логической 1, который уменьшает емкость счетчика 8 на единицу до (п-1). Код на выходе счетчика 8 устанавливает коэффициент делени Му, 2М. первого делител 2 частоты , а через управл ющий вход преобразовател 9 кода коэффициент делени второго делител частоты 5 равным N ent ( ) и т.д. до тех пор, пока емкость счетчика 8 не станет равной нулю и счетный вход счетчика 8 при этом закрываетс . Коэффициенты делени М и N обеспечивают посто нную в диапазоне частот управл емого генератора j частоту сравнени о г частоте ную шагу сетки частот, при f - Ле управл емого генератора ЬгМо установки Д: Fp. Врем установки частоты ty, управл емого генератора k на каждом переключении коэффициентов делени обрат-, но пропорционально частоте сравнени на каждом переключении FO и пр мопропорционально логарифму относительной величины перестройки управл емого генератора 4. 7 Р AfИ . - гр , uPy,- NM т.е. t HlviT o uFn NH Выполнив датчик 7 синхронизма таким образом. Что точность его измерени была бы Л. Fy, Ivi/Ny,, можно получить врем переходного процесса на каждом участке равным одному импульсу частоты сравнени на этом участке. Тогда врем всего переходSpecified. The goal is achieved in that a digital frequency synthesizer containing a series-connected reference oscillator, a first frequency divider with a variable division factor, a phase detector, a controlled oscillator, a second frequency divider with a variable division factor, the output of which is connected to another input of the phase detector, and Frequency code sensor, between the output of the first frequency divider with a variable division factor and the frequency setting input of the second frequency divider with a variable division factor introduced You are connected to the synchronization sensor, a counter and a code converter, the other input of which is connected to one of the inputs of the frequency code sensor, the other output of which is connected to the control input of the counter, the output of which is also connected to the frequency setting divider of the first frequency divider, and another input of the synchronization sensor is connected to the output of the second frequency divider with a variable division factor. The drawing shows a structural electrical circuit of a digital frequency synthesizer. The digital frequency synthesizer contains a reference oscillator 1, a first frequency divider 2 with a variable division factor, a phase detector 3, a controlled oscillator k, a second frequency divider 5 with a variable division factor, a sensor 6 codes of frequency sensor 7 synchronism, counter 8 and converter code 9. Digital frequency synthesizer em as follows. t When changing the frequency from the sensor 6 to the frequency code, the input code of the controlled oscillator k comes to the input of the converter 9 of the code, and simultaneously with the second output of the sensor 6 of the frequency code, a reset pulse arrives at the control input of the counter 8, the setting counter 8 to the counting mode with a maximum capacity equal to P. The code at the output of counter 8 sets the minimum division factor M of the first divider 2 frequencies and, through the control input of the converter 9 of the code, the division factor of the second frequency divider 5 equals rNn-1 N ent () where n, n-1 , p-2, ..., 0 corresponds to the capacity of the counter 8, ent - the whole part of the number. At the output of the synchronization sensor 7, a low level of logic O. The controlled oscillator k is tuned until it sets the 3 frequency, c on the phase detector is P GOG / MI + LR, where. - the frequency of the reference oscillator 1: the measurement accuracy of the comparison frequency by the synchronization sensor 7 at the nth capacitance of the counter B. At the output of the synchronization sensor 7, a high voltage level of logical 1 appears, which reduces the capacitance of the counter 8 by one to (n-1). The code at the output of counter 8 sets the division ratio of Mu, 2M. the first divider is 2 frequencies, and through the control input of the converter 9 of the code the division factor of the second frequency divider 5 is equal to N ent (), etc. until the capacity of the counter 8 becomes zero and the counting input of the counter 8 closes. The division factors M and N provide a constant in the frequency range of the controlled oscillator j, the frequency of the comparison, r and the frequency step of the frequency grid, with f - Le controlled oscillator of the LgMo installation D: Fp. The time of setting the frequency ty, controlled by the generator k at each switch of the division factors, is inverse, but proportional to the frequency of comparison at each switch FO and proportional to the logarithm of the relative magnitude of the tuning of the controlled generator 4. 7 P AfI. - gr, uPy, - NM i.e. t HlviT o uFn NH By completing the synchronization sensor 7 in this way. That the accuracy of its measurement would be L. Fy, Ivi / Ny, it is possible to obtain a transient time in each segment equal to one comparison frequency pulse in this segment. Then time is the whole transition.

Claims

Claim

A digital frequency synthesizer comprising a reference oscillator connected in series, a first frequency divider with a variable division coefficient, a phase detector, a controlled generator, a second frequency divider with a variable division coefficient, the output of which is connected to another input of the phase detector, ₃₅ and a frequency sensor, characterized in that, in order to improve the speed of frequency tuning, between the output of the first frequency divider with a variable division coefficient and the frequency setting input of the second divider You are entered with a variable division coefficient (a synchronism sensor, a counter and a code converter connected in series, the other input of which is connected to one of the outputs of the frequency code sensor, the other output of which is connected to the counter control input, the output of which is also connected to the frequency setting input of the first frequency divider with a variable division coefficient, and the other input of the synchronism sensor is connected to the output of the second frequency divider with a variable division coefficient.