SU930654A1 - Аналого-цифровой преобразователь - Google Patents

Description

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

1

Изобретение относитс  к импульсной технике.

Известен аналого-ии({|ровой преобразователь , содержащий последовательно соединенные операционный усилитель, блок сравнени , выполненный на транзисторах, генератор переменной частоты, однод&кадный счетчик, Шзшолненный на триггерах , цепочечный делитель, блок задержки, состо щий из двух параллельных цепей, кажда  из которых содержит конденсатор и два переключаетлых полевых транзистора , выход схемы задержки соединен с неинвертируюшим входом операционного усилител , входы операционного усилител  подключены к входным шинам, на которые подаетс  аналоговый сигнал nont жительной и отрицательной пол рности, однодекадный счетчик на триггерах ио« пользуетс  в цепи рециркул ции дл  преобразовани  аналогового сигнала в дес тичный код l.

Недостатком известного устройства  вл етс  низкое быстродействие.

Известен аналого-цифровой преобразователь , содержащий синхронизатор, ход которого соединен с управл ющим : входом первого переключател , инфс маиноиный вход которого пошиоо чен к входной шине, а втсфой нвформадиоиный вход и выход переклх чател  соединены с целью редиркул гага, содержащий блок сравнени  и линюо задержки , 6х0д делител  мощности соешгto нен с выходом переключател , первый выход делител  мощности подключав к первому входу дополнительного блока сравневп , выход допопнетепьного одноразр дис о блока сравнени  соединен с

IS регистрирующим блоком и входом атте-. HfoaTopa, выход аттенюатора и второй, выход делител  мощности подключены к входам основного блсжа сравнени , выход основного блока сравнени  соединен с

20 входом канала модул тора с жестким ограничителем, содержащим модул тор, линию задержки, ограничитель и демодул тор , выход канала одул тора подключей к входу усшштеп , выход усили тел  соединен с входом переключател , источник посто нного опорного напр жени  подключен к второму входу дополнительного блока сравнени  Г2 . Недостатками данного- устройства  в л ютс  низкие стабильность и быстродействие . Цель изобретени  - повышение стаби ности работы, быстродействи  и надежности . Указанна  цель достигаетс  тем, чч-о аналого-цифровой преобразователь, содер жаший фогыирователь опорных сигналов, регистрирующий блок, синхронизатор, первый выход которого соединен с первым входсфл переключател , выход котор го соединен с входом блока срав нени , а второй вход с выходе блока задержки, введены два дополнительных блока задержки, формирователь импульсов посто нной амплитуды, дополнительный переключатель, выход которого соединен с входом блока задержки, причем второй вход блока сравнени  соединен с а 1ходом формировател  опорных сигналов, первый вход которого соедине с первым входом переключател  и первым входе регистрирующего блока, вто рой вход - с вторым выходом синхронизатора и третьим входом переключател , при этом выход блока сравнени  соединен с первым входом формировател  импульсор посто нной амплитуды и через первый дополнительный блок задержки соединен с первым входом дополнительного переключател , второй Вход которого через второй дополнйтель ный блок задержки соединен с вьгкоаом блока задержки, а третий и четвертый входы - с первым и вторым формировател  импульсов посто нной ам литуды, третий выход которого соединен с вторым входом регистрирующего блока На фиг. 1 приведена структурна  электрическа  схема устройства на фиг. 2 - временные диаграммы его работы . Устройство содержит егЬ переключатель 1, управл ющий вход которого соединен с синхронизатором. 2, первый информационный вход переключател  1 под ключен к входной шине 3, а второй информационный вход и выход соединены с рециркул тором 4, который содержит блок 5 сравнени , первый вход которого соединен с выходом переключател  1, а выход - через блок 6 задержки с первым информационным входом переключател  7, выход блока 5 через формирователь 8 импульсов посто нной амплитуды подключен к регистрирующему блоку 9 и управл ющему входу переключател  7, второй информационный вход и выход переключател  7 соединены соответственно через блоки 10 и 11 задержки с вторым информационным входом переключател  1, формирователь 12 опорных сигналов содержит эмиттерный повторитель 13, охваченный петлей задержанной обратной св зи с блоком 14 задержки и переключатель 15, управл ющий вход которого подключен к синхронизатору 2, выход формировател  12 соединен с вторым входом блока 5, блоки 6, 1О и 11 могут иметь полосковое исполнение, переключатель 1 состоит из аналоговых ключей 16 и 17, выходы которых подключены к выходу переключател  1, переклк чатель 7 состоит из аналогично соединенных аналоговых ключей 18 к 19, аналоговые ключи 16 - 19 и переключатель 15выполнены на диодах Шоттки и отпи раютс  положительным потенциалом, поступающим на соответствующие управл кнщие входы переключателей 17 и 15, формирователь 8 состоит из последовательно соединенных кипп-реле 20, которые запускаютс  импульсами отрицательной пол рности, и инвертора 21, регистрирующий блок 9 состоит из блока 22 задержки с отводами, соединенными с буферным запоминающим устройством 23, выполненным в виде набора триггеров. Аналогс -ци(}5)овой преобразователь работает следующим образом. Сигнал X (фиг. 2, ), подвергаемый преобразованию поступает на входную шину 3. Синхронизатор 2 вырабатывает две последовательности импульсов дли тельностью Т с периодом такта Т (фиг. 2, б) и с кратным ему периодом преобраз( (п+1) (фиг. 2, &), где п - разр дность устройства. Импульс второй последовательности юступает на управл ющий вход аналогового ключа 16переключател  1 и осуществл ет стробирование входного аналогового сигнала (фиг. 2 г). Одновременно этим же импульсом осуществл етс  запуск источника , который с периодом Т, равным времени задержки блока 14, вырабатывает импульсы отрицательной пол рности с амшгатудой, убывающей по логарифмическому закону е основанием 2 (фиг. 2,3). Входной сигнал х циркулирует по цепи: первый информационный вход переключател  1, блок 5, блок 6,

59306546

переключатель 7, блок 10, второй инфор- положительный импульс длительностью мационный вход переключател  1. Задери- более Т/2 (фиг. 2,3 ), который отпирает жавшись в этой цепи на врем  где T и Tjo врем  задержки блоков задержки 6 и 1О, информационный сирнал X одновременно с опорным сигналом высшего разр да 0 поступает в блок 5. В блоке 5 сравнени  происходит вычитание амплитуды опорного напр жени  U из амплитуды аналогового сигнала X . Одновременность поступлени  сравниваемых сигналов на входы блока 5 обеопечиваетс  подачей синхроимпульсов с периодом Т с синхронизатора 2 на а дало говый ключ 17 переключател  1 и на переключатель 15. В зависимости от пол рности разностного сигнала Д U X - U., дальнейша  работа преобразовател  происходит по разному. 1. Д U О . Это означает, что в высшем разр де устройства запишетс  1 и соответствующа  информаци  через формирователь 8 поступает на регистрирующий блок 9. В этом момент. т. е. через врем  Т после подачи Bxofie ного сигнала, заканчиваетс  первый такт преобразовани . Разностный сигнал (фиг. 2,е), пройд  блок задержки, поотупает на первый информационный вход переключател  7 и на формирователь 8, при этом на выходе кишь-реле 20 потевциал будет равным нулю (фиг. 2,д), вследствие чего остаетс  закрытым аналоговый ключ 19 переключател  7, а на выходе инвертора 21 потенциал остаетс  положительным (4мг. 2, ) и анало говый ключ 18 будет открыт. Этот же положительный потенциал поступает на регистрирующий блок 9. Разностный сигнал, пройд  блок 6 (фиг. 2, и ), переключатель 7 (фиг. 2,п), блок 10 и пореключатель 1 через врем  Т ,.2Т после начала преобразовани  поступает На первый вход блока 5 (фиг. 2, t). В это же врем  на второй вход блока 5 от формировател  12 поступит опорный

сигнал второго разр да с амплитудой Uo (фиг. 2, д). При этом ча выходе блока 5 получаетс  сигнал остатка второго разр да (фиг. 2, е). Так заканчиваетс  второй такт преобразовани .

2. Л и 0 , Это означает, что в высшем разр де преобразовател  запнсываеп« с  О и соответствующа  информаци  через формирователь 8 поступает на регистрирующий блок 9. Отрицательный разностный сигнал с выхода блока 5 (фиг. 2, и ) поступает на формирователь 8. При этом кип№-реле 2О вырабатывает

Claims (2)

1.Па1%нт США № 3703002, кл. 340-347AD. 1972.

2.Патент США № 3878533,

kn. 34О-347, AD 1975 (прототип).